Tumbl - disable GPRF forward if finish_wrb_mem_s is clock cycle cause.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Updated GTKwave view configuration for TUMBL tests visualization.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Update Tumbl and test of concurrent access.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Prevent register duplications of FPGA chipselect - cs0_xc_f_s - signal.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Tumbl: Separate wait for external bus data and state when external bus is taken by other master.

Original design reuses external bus clock enable/ready indication
for external master wait. This solution is broken because
external master leaves other data on the bus when clocks
are re-enabled than Tumbl expects. When external master
requests bus at/after end of the Tumbl external memory cycle
there is no need to do anything special in such case.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Demonstrate memory write-back problem on simplified Tumbl only testbed.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Include symlinks to utils and tables to allow complete build of bug hunt test.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

TUMBL firmware and gtkwave log setup which demonstrates xmem access bug.

Incorrect/excessive data are read at time 9125 ns and are written
to r4. The this value is stored in sin_res at time 9190 ns.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Set of VHDL design workaround to allow whole design compile by GHDL.

IRC subsystem is removed from lx_rocon_top.vhd because its inclusion
causes exception in GHDL.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

ROCON GHDL simulation testbed setup for concurrent access bug hunt.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

TUMBL testbed updated to be closer to concurrent extmem access situation.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

TUMBL GHDL simulation testbed prepared.

Actual use is for simulate and catch problem with missing
wait for external bus data ready in some situations.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

usb_sendhex: extend support for I32HEX format variant.

Signed-off-by: Pavel Pisa <pisa@cmp.felk.cvut.cz>

RoCoN: test of FPGA internal interference between TUMBL and LPC.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Report detailed analysis of timing problems for 20 worst signal traces.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: ensure that PXMC does not interfere with TUMBL firmware PWM writes.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

TUMBL firmware: make reserve in current DQ filter for longer measurement period.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

TUMBL: Modules updated - correct broken CMPU, CMP and IT(TE) in TUMBL and other cleanups.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: include optional mode parameter to testlxpwrrx command.

Mode 0 stores standard data for current ADC evaluation.
Mode 1 is used to debug state of TUMBL firmware.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Provide cumulative D and Q current components for filtering.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

TUMBL firmware to compute D and Q components of winding current.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

TUMBL interface: Combine D and Q PWM components into single variable.

This ensures that both components are changed by single write
command. This ensures data consistency even when PWM is
written asynchronously by LPC.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Correction of edge case of phase sector evaluation in the TUMBL firmware.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: TUMBL firmware commutation test.

It provides PWM commutation only and requires phase
table to be aligned by prior run of RoCoN LPC
firmware.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Variant of 3-phase DQ firmware which replaces branches by arithmetic.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

The first firmware version for DQ to 3 phase PWM computation.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Setup tumble specific tool-chain for firmware build.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: minor adjustment of fncapprox test;

Reduce test range by 16.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Tumbl firmware which tracks IRC0 and computes sine and cosine with use of approximation block.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Move original tumbl firmware out of way of new one.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: approximated functions block test adapted to changes and cycle mode provided.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Reduce sine and cosine to 16-bit only variant in approximated function block.

It is far above target application needs and implementation
with last result bits stripped reduces FPGA slices utilization.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Add registers to LX Master MOSI and SYNC signals to ensure right timing.

Changed location to falling clock phase to adjust timing.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Approximated function block changed to used signed 18x18 multiply of DSP48A1.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: approximated functions test code extended.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Approximated function block computes reciprocal, sine and cosine functions.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Table C for reciprocal computation reduced to made DSP48 structure same as for sine.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

LX Master: explicitly declare widely permissive license for  lx_crosdom_ser_fifo.vhd.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: included command to test approximation of reciprocal computation.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Reciprocal computation implemented in function approximation block.

The function approximation block is placed
on address 0x80023000 .

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Include initial stub of function generator to LX HW design.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

LX master: ensure fully specified state for rx_done_ratio_s to prevent latch use.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: lower integration constant and max. speed per tick after switching 4x faster interrupt.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: correct computation of channel location for case with multiple LXPWR slaves.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: move Master RX ISR to appl_pxmc.c which allows to use it for PXMC timing.

When PXMC_ROCON_TIMED_BY_RX_DONE is defined in appl_defs.h
then whole PXMC controller and coordinated movement trimming
is driven by by LX Master receive from LXPWR done event.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: FPGA register for Rx event reduction ration configuration.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

LX Master extended to allow send only each n-th receive done event.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Made LX Master communication frame configurable.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: test command to report measured LXPWR cycle period.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: add definition of LX Master register for PWM cycle period configuration.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: Configure master FPGA for LXPWR design including power supply voltage ADC.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: Select higher interrupt priority for LXPWM master receiver interrupt.

The current data acquisition/read from FPGA has to be finished
in less than 50 usec and other interrupts can can delay
this processing. The receiver interrupt LXPWR_RX_IRQn
is mapped to interrupt TIMER2_IRQn and its priority
is increased.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: Configure PXMC for new LXPWR data format by default.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: PXMC support for new LXPWR data format used by sigma-int rolling ADC.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Updated submodules to actual versions.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: use BlueBot drawing declared axis order after population of another two bridges.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: change testlxpwrrx stored set of data to include PWM values as well.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: added support and test command to capture LXPWR ADC stream.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: correct variable name in pxmc_rocon_receiver_chan2reg.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Provide output event indication end of reception from LXPWR.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: implement HAL sensors reading and processing for BLDC/PMSM.

LXPWR receiver configuration is set for single AGL
in chain for now. The chain length should
to be auto-detected.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Implemented initial version of LXPWR receiver FSM based on transmitter.

The basic implementation does not check CRC for now.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Provide direct pass-trough drive of i_rd_s from filtered rd_f_s.

This violates standard next_.._s -> register pattern
but only registered signals are used for i_rd_s
generation and shift one cycle forward allows
to use shorter read access cycle.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Assign next_last_address_s signal value in all cases to prevent generation of latches.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: reset max ISR spent time after its read.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: ensure that all EIM parameters for FPGA are setup.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Redesign external bus access timing and logic.

There has been fundamental flaws in write cycles activation
and timing which leads to write of unstable data to
unstable address when write has been activated
on partially valid BLS on start of LPC write cycle.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: Change hard-coded IRC status bit positions to named bit masks.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: Ensure USB buffers alignment.

It is not required on Cortex-M3/4 but can speedup
operations.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: Implement USB memory transfers for 32-bit wide memory read/write.

The 32-bit access target is is elected by "-t 4" parameter
of "usb_sendhex".

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Update PXMC for 8 DC axes

Signed-off-by: Martin Meloun <meloumar@cmp.felk.cvut.cz>

Update FPGA, fix hazard conditions in BRAM

Signed-off-by: Martin Meloun <meloumar@cmp.felk.cvut.cz>

RoCoN: update code to build for simulated mode under Linux.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: reverse order for PWM channels assignment.

The connectors are soldered on upper side of LX_PWR
board in our actual assembly which leads to reverse
order to our standard used on other boards (i.e. LMC_CB2).

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: add command to read and reset maximal time spent in PXMC isr.

The time is measured in CPU clocks which are 72 MHz for LX_CPU1.
This provides 72000 ticks per PXMC isr period. Maximum captured
time for single axis was 4153, typical even with coordinated
movement coordination 3300.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Merge branch 'master' of rtime.felk.cvut.cz:/fpga/lx-cpu1/lx-rocon

RoCoN: add omitted registration of global PURGE command.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Update pxmc settings

Signed-off-by: Martin Meloun <meloumar@cmp.felk.cvut.cz>

Update dff2, create dff3, fix LX Master for multiple slaves

RoCoN: ensure that no old stalled index edge is used after axis mode change.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: include basic support for asynchronous ready notification.

Commands R: and Rm: are compatible with same MARS8 functionality.

Functions has been successfully tested with UART based
communication but actual code for USB channel blocks
on asynchronous IO.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: enhance stepper and BLDC motor support to allow build for calibration.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: Add command to select motor driver type/axis mode at runtime.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Update pxmc submodule to use LPC17xx optimized square root approximation.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

Include sqrtll approximation for more than 48 valid bits.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: include basic set of global PXMC commands.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: fix mixed use of calibrated and raw IRC for phases commutator.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: include optional support for BLDC/PMSM modified to run without HAL.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: keep optional support for older version of LX_MASTER.

This allows to test software against older version
because actual version does not work on my board.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: include skeleton of stepper motor control based on PiKRON's VLP1 project.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: include command for phase alignment to index processing.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: new file for application specific commands and sqrtll tests added.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

RoCoN: correct dprint periodic debug status printing.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

LX Master watchdog implemented

Signed-off-by: Martin Meloun <meloumar@cmp.felk.cvut.cz>

Fix typo in IRC5 register address base

Signed-off-by: Martin Meloun <meloumar@cmp.felk.cvut.cz>

Add a bit to IRC register storing current index wire state

Signed-off-by: Martin Meloun <meloumar@cmp.felk.cvut.cz>

Fix LX Master transmission, update PXMC for new structure

Signed-off-by: Martin Meloun <meloumar@cmp.felk.cvut.cz>

Remove unintentionally pushed debug messages

Signed-off-by: Martin Meloun <meloumar@cmp.felk.cvut.cz>

Update LX Master transmitter structure layout

Signed-off-by: Martin Meloun <meloumar@cmp.felk.cvut.cz>

Update LX PWR communication

Signed-off-by: Martin Meloun <meloumar@cmp.felk.cvut.cz>