Include simple scripts to build, load and run project on target.

Signed-off-by: Pavel Pisa <pisa@cmp.felk.cvut.cz>

Shift some external signals by half of clock cycle to visualize synchronization.

Signed-off-by: Pavel Pisa <pisa@cmp.felk.cvut.cz>

Simplify FPGA design external CPU read logic.

Signed-off-by: Pavel Pisa <pisa@cmp.felk.cvut.cz>

Git ignore build outputs.

Signed-off-by: Pavel Pisa <pisa@cmp.felk.cvut.cz>

Remove nonstandard ieee.std_logic_arith and ieee.std_logic_unsigned libraries.

This makes GHDL happy and can be used in standard mode.

Signed-off-by: Pavel Pisa <pisa@cmp.felk.cvut.cz>

Include testbed for simulation in GHDL.

Some top level attributes required for safe build for real hardware
with asynchronous external access has to be disabled for GHDL simulation.

  -- XST attributes
  attribute REGISTER_DUPLICATION : string;
- attribute REGISTER_DUPLICATION of rd : signal is "NO";
+ --attribute REGISTER_DUPLICATION of rd : signal is "NO";
  attribute REGISTER_DUPLICATION of rd_f_s : signal is "NO";
- attribute REGISTER_DUPLICATION of bls : signal is "NO";
+ --attribute REGISTER_DUPLICATION of bls : signal is "NO";
  attribute REGISTER_DUPLICATION of bls_f_s : signal is "NO";
- attribute REGISTER_DUPLICATION of address : signal is "NO";
+ --attribute REGISTER_DUPLICATION of address : signal is "NO";
  attribute REGISTER_DUPLICATION of address_f_s : signal is "NO";
- attribute REGISTER_DUPLICATION of cs0_xc : signal is "NO";
+ --attribute REGISTER_DUPLICATION of cs0_xc : signal is "NO";
  attribute REGISTER_DUPLICATION of cs0_xc_f_s : signal is "NO";

  -- XST attributes
  attribute REGISTER_DUPLICATION : string;
- attribute REGISTER_DUPLICATION of rd : signal is "NO";
+ --attribute REGISTER_DUPLICATION of rd : signal is "NO";
  attribute REGISTER_DUPLICATION of rd_f_s : signal is "NO";
- attribute REGISTER_DUPLICATION of bls : signal is "NO";
+ --attribute REGISTER_DUPLICATION of bls : signal is "NO";
  attribute REGISTER_DUPLICATION of bls_f_s : signal is "NO";
- attribute REGISTER_DUPLICATION of address : signal is "NO";
+ --attribute REGISTER_DUPLICATION of address : signal is "NO";
  attribute REGISTER_DUPLICATION of address_f_s : signal is "NO";
- attribute REGISTER_DUPLICATION of cs0_xc : signal is "NO";
+ --attribute REGISTER_DUPLICATION of cs0_xc : signal is "NO";
  attribute REGISTER_DUPLICATION of cs0_xc_f_s : signal is "NO";

Signed-off-by: Pavel Pisa <pisa@cmp.felk.cvut.cz>

Disable use of unisim library to allow simulation by GHDL.

Signed-off-by: Pavel Pisa <pisa@cmp.felk.cvut.cz>

Include example of mapping dualported RAM mapping to example component.

Signed-off-by: Pavel Pisa <pisa@cmp.felk.cvut.cz>

Include hardware design of FPGA peripherals to external LPC bus connection.

Signed-off-by: Pavel Pisa <pisa@cmp.felk.cvut.cz>

Switch LX_DAD default link variant to SDRAM.

Signed-off-by: Pavel Pisa <pisa@cmp.felk.cvut.cz>

Include host tool to send code and FPGA configuration to LX_CPU board.

Signed-off-by: Pavel Pisa <pisa@cmp.felk.cvut.cz>

Prepare build-able skeleton for LX_DAD application.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>

LX_DAD project started.

The aim of this project is to experiment with Hamamatsu
diode array based spectrophotometer. LX_CPU1 board
designed by Petr Porazil is used as base for experiment.
Board combines NXP LPC4088, Xilinx Spartan 6 FPGA
and 32 MB of SDRAM.

Included template based on PiKRON embedded projects
to allow build of sysless and other libraries.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>