Program kolokvia

31.1.2007 Společná večeře

Kdy:

středa 31.1.2007, 17:00

Kde:

Restaurace Potrefená husa, Resslova 1, Praha 2 - Nové Město (mapa)

1.2.2007 Kolokvium

Kdy:

čtvrtek 1.2.2007 9:00

Kde:

Fakulta elektrotechnická, ČVUT Praha, Karlovo nám. 13, Praha 2, budova G, místnost G205. (mapa)

*/?> */?>

Čas	Odkud	Kdo	Téma příspěvku
9:00	ČVUT	Zdeněk Hanzálek	Úvodní slovo
9:10	VUT Brno	Pavel Kučera	RT diagnostický systém kontinuálního lití oceli
9:30	VŠB TU Ostrava I	Zdeněk Sawa	"Non-interleaving" ekvivalence na základních paralelních procesech
9:50	ÚTIA AV ČR	Antonín Heřmánek, Michal Kuneš	Implementace CAF funkce na FPGA
10:10	ÚTIA AV ČR	Leoš Kafka	Vývojové prostředí pro PicoBlaze
10:30	ÚTIA AV ČR	Lukáš Kohout	Částečná dynamická rekonfigurace na FPGA obvodech Xilinx
Svačina (10:50 - 11:20)
11:20	ČVUT	Jiří Trdlička	"Real-Time" směrování toku dat v senzorových sítích
11:40	ČVUT	Ondřej Špinka	Řídicí systém pro bezpilotní létající prostředky
12:00	ČVUT	Jan Krákora	FPGA Based Testing of Hybrid Real-time Systems
12:20	ČVUT	Jan Kelbel	Rozvrhování s omezujícími podmínkami pro earliness/tardiness problémy
12:40	VŠB TU Ostrava II	Zdeněk Slanina	Monitoring procesů v operačním systému Linux v reálném čase
Oběd (13:00 - 14:00)
14:00	UniControls,a.s.	Aleš Hajný	Komunikace CAN podle standardu SAE J1939
14:20	VŠB TU Ostrava I	Petr Jančar	Konzistentní a úplné stavové kódování u signálních přechodových grafů
15:00	ČVUT	Zděnek Hanzalek	Zakončení kolokvia
ČVUT	Jiří Novák (host)
VSB-I	Petr Jančar	STG (signal transition graphs) - Petriho sítě modelující asynchronní obvody	9:00
VSB-I	Zdeněk Sawa	PTIME-obtížnost behaviorálních ekvivalencí na konečně stavových systémech	9:10
VSB-I		O distribuované bisimulaci na základních paralelních procesech	9:20
VSB-I	Martin Kot	Bisimulační problémy pro třídy procesů BPA a BPP	9:30
UTIA	Petr Honzík	Analysis and Implementation of Dynamic Reconfiguration for FPGAs (Rozbor a implementace dynamické rekonfigurace pro obvody FPGA)	9:50
UTIA	Leoš Kafka	Využití dynamické rekonfigurace pro simulaci poruch	10:10
UTIA	Roman Bartošinský	PEERT blockset for Processor Expert and MATLAB/Simulink integration	10:30
ČVUT	Libor Waszniowski	Timed Automata Approach to Distributed and Fault Tolerant System Verification	10:50
ČVUT	Přemysl Šůcha	Scheduling of Iterative Algorithms with Matrix Operations for Efficient FPGA Design	11:10
ČVUT	Petr Jurčík	Construction of the bounded application-layer multicast tree by the integer linear programming	11:30
ČVUT	Michal Kutil	Řízení provozu na světelné křižovatce	11:50
Oběd (12:00 - 12:30)
ČVUT	Pavel Píša	Komunikační komponenty CAN/CANopen a RT Ethernet	12:30
VUTBr	Pavel Kučera	Stanovení spolehlivosti řídicího systému turbíny	12:50
VUTBr	Ondřej Hynčica	Simulátor turbíny	13:00
VUTBr		Bezdrátové technologie	13:10
ČVUT	Jiří Novák	Automatické testování elektronických řídících jednotek	13:20
VSB	Ondřej Krejcar	Využití lokalizace uživatele pro prediktivní nahrávaní dat v řídicích systémech	13:40
VSB	Zdeněk Slanina	Měření teploty v hlubinných vrtech pro teplotní výměníky	14:00
VSB	Jan Pokorný	Experimentální RT databáze v prostředí VX Works	14:20
VSB	Jindřich Černohorský (přednese: O. Krejcar)	Configurable migrating architecture (konfigurovatelná migrující architektura)	14:40
Unicontrols	Aleš Hajný	Modbus TCP/IP pro systém UniCon/UniCAP	15:00
UNIS	Petr Struzka	Vyvoj USB HID Class zarizeni v nastroji Processor Expert	15:20