]> rtime.felk.cvut.cz Git - fpga/uart.git/tree
First prototype of receiver shift register.
-rw-r--r-- 2130 baud_gen.vhd
-rw-r--r-- 3404 fifo.vhd
-rw-r--r-- 2907 rx.vhd
drwxr-xr-x - tb
-rw-r--r-- 2256 tx.vhd
-rw-r--r-- 2096 tx_control.vhd
-rw-r--r-- 4577 uart.vhd