]> rtime.felk.cvut.cz Git - fpga/zynq/canbench-sw.git/tree - system/ip/sja1000_1.0/hdl/
sja1000: synchronous with AXI, duplex register access (WIP)
[fpga/zynq/canbench-sw.git] / system / ip / sja1000_1.0 / hdl /
drwxr-xr-x   ..
-rw-r--r-- 3767 README.txt
-rw-r--r-- 18728 can_acf.v
-rw-r--r-- 63075 can_bsp.v
-rw-r--r-- 13968 can_btl.v
-rw-r--r-- 4577 can_crc.v
-rw-r--r-- 5498 can_defines.v
-rw-r--r-- 19264 can_fifo.v
-rw-r--r-- 4003 can_ibo.v
-rw-r--r-- 4831 can_ifc_8051.v
-rw-r--r-- 8591 can_ifc_axi.v
-rw-r--r-- 7260 can_ifc_axi_sync.v
-rw-r--r-- 14460 can_ifc_axi_sync_duplex.v
-rw-r--r-- 5740 can_ifc_wb.v
-rw-r--r-- 4407 can_register.v
-rw-r--r-- 4579 can_register_asyn.v
-rw-r--r-- 4662 can_register_asyn_syn.v
-rw-r--r-- 4516 can_register_syn.v
-rw-r--r-- 37724 can_registers.v
-rw-r--r-- 22245 can_top_raw.v
-rw-r--r-- 2437 rw_arbiter.v
-rw-r--r-- 3459 sja1000.v
-rw-r--r-- 3686 timescale.v