]> rtime.felk.cvut.cz Git - fpga/zynq/canbench-hw.git/blob - lib/MCP2562FD.lib
CAN termination & merging redesigned, added connectors, power regulators, user I/O
[fpga/zynq/canbench-hw.git] / lib / MCP2562FD.lib
1 EESchema-LIBRARY Version 2.3
2 #encoding utf-8
3 #
4 # MCP2562FD
5 #
6 DEF MCP2562FD U 0 40 Y Y 1 F N
7 F0 "U" -400 350 50 H V L CNN
8 F1 "MCP2562FD" 100 350 50 H V L CNN
9 F2 "SOIC-8" 0 0 50 H V C CIN
10 F3 "" 0 0 50 H V C CNN
11 $FPLIST
12  SOIC-8
13  PDIP-8
14  DFN-8
15 $ENDFPLIST
16 DRAW
17 S -400 300 400 -300 0 1 10 f
18 X TXD 1 -500 100 100 R 50 50 1 1 I
19 X VSS 2 0 -400 100 U 50 50 1 1 W
20 X VDD 3 0 400 100 D 50 50 1 1 W
21 X RXD 4 -500 200 100 R 50 50 1 1 O
22 X Vio 5 -500 -100 100 R 50 50 1 1 W
23 X CANL 6 500 100 100 L 50 50 1 1 B
24 X CANH 7 500 -100 100 L 50 50 1 1 B
25 X STBY 8 -500 -200 100 R 50 50 1 1 I
26 ENDDRAW
27 ENDDEF
28 #
29 #End Library