coregen/coregen.cgp

   1 # Date: Sat Jan  8 21:37:24 2011
   2 SET addpads = False
   3 SET asysymbol = True
   4 SET busformat = BusFormatAngleBracketNotRipped
   5 SET createndf = False
   6 SET designentry = VHDL
   7 SET device = xc2v1000
   8 SET devicefamily = virtex2
   9 SET flowvendor = Foundation_iSE
  10 SET formalverification = False
  11 SET foundationsym = False
  12 SET implementationfiletype = Ngc
  13 SET package = fg456
  14 SET removerpms = False
  15 SET simulationfiles = Behavioral
  16 SET speedgrade = -6
  17 SET verilogsim = False
  18 SET vhdlsim = True
  19 SET workingdirectory = /home/vladimir/xilinx/leds_v/coregen/tmp/
  20