]> rtime.felk.cvut.cz Git - fpga/pwm.git/blob - multiplier.vhd
Wave_table initialization data format modified.
[fpga/pwm.git] / multiplier.vhd
1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.std_logic_arith.all;
4 use ieee.std_logic_signed.all;
5
6 --------------------------------------------------------------------------------
7
8 entity multiplier is
9   port (
10     A       : in  std_logic_vector (15 downto 0);
11     B       : in  std_logic_vector (15 downto 0);
12     prod    : out std_logic_vector (31 downto 0));
13 end multiplier;
14
15 --------------------------------------------------------------------------------
16
17 architecture behavioral of multiplier is
18
19 --------------------------------------------------------------------------------
20
21 begin
22
23   prod <= A * B;
24   
25 end behavioral;
26