]> rtime.felk.cvut.cz Git - fpga/openmsp430.git/blob - top/top_8_32_mul/README
Added ready to use openMSP430 entity.
[fpga/openmsp430.git] / top / top_8_32_mul / README
1 This is ready to use openMSP430 soft-core entity.
2
3 Only "clk" and "reset_n" signals are needed to be connected. But all signals
4 required to connect custom peripheries are present. Memories and hw uart are
5 built-in.
6
7 Properties:
8
9  - Memory primitives:    RAMB16_S2, RAMB16_S4
10  - Program memory size:  32 kB
11  - Data memory size:      8 kB
12  - HW multiplication:    yes
13  - HW debugger:           no
14  - RS232:                yes
15
16 To use this entity in your design you must:
17
18  - Add content of "openMSP430_8_32_mul.prj" to your top *.prj file (and possibly
19    adjust file paths in this file) or compile this project as separated module.
20  - Copy "openMSP430_8_32_mul.bmm" file, add it to your project and replace 
21    <path> with logical path of your instantiated openMSP430 component.
22