]> rtime.felk.cvut.cz Git - fpga/pwm.git/blob - tb/Makefile
Added irc_dump.
[fpga/pwm.git] / tb / Makefile
1 # Be aware of required VHDL_ENTITIES sequence! All entities must be listed in
2 # bottom to up order (e.g. the top entity is the last in this list). Otherwise
3 # it won't compile.
4
5 VHDL_MAIN     = tb_mcc
6 VHDL_ENTITIES = counter.o \
7                 pwm.o \
8                 wave_table.o \
9                 vector_gen.o \
10                 priority_encoder.o \
11                 mcc_master.o \
12                 sequencer.o \
13                 pwm_dump.o \
14                 irc_dump.o \
15                 mcc.o
16
17
18 STOP_TIME     = 50us
19
20
21 all: $(VHDL_MAIN)
22
23 run: $(VHDL_MAIN)
24         ghdl -r $< --stop-time=$(STOP_TIME) --vcd=$<.vcd
25
26 view: run
27         gtkwave $(VHDL_MAIN).vcd $(VHDL_MAIN).sav
28
29 $(VHDL_MAIN): $(VHDL_ENTITIES) $(VHDL_MAIN).o
30         ghdl -e -fexplicit --ieee=synopsys $@
31
32 %.o: %.vhd
33         ghdl -a -fexplicit --ieee=synopsys $<
34
35 %.o: ../%.vhd
36         ghdl -a -fexplicit --ieee=synopsys $<
37
38 clean:
39         rm -Rf *.o *.vcd $(VHDL_MAIN) results.txt work-obj93.cf
40