]> rtime.felk.cvut.cz Git - fpga/lx-cpu1/lx-rocon.git/blob - hw/tb/firmware-for-rx-crc/start.S
Testbed for receiver CRC processing check.
[fpga/lx-cpu1/lx-rocon.git] / hw / tb / firmware-for-rx-crc / start.S
1 /* LX ROCON firmware reduced startup file */
2
3 .globl _main
4 .align 2
5
6 _main:
7
8         /* Stack pointer */
9         addi     r1, r0, 0xFFC
10
11         /* reset data */
12         addi     r6, r0, _sdata
13         addi     r7, r0, _edata
14         rsub     r18, r6, r7
15         brci     le, r18, .Lenddata
16 .Lloopdata:
17         swi      r0, r6, 0
18         addi     r6, r6, 4
19         rsub     r18, r6, r7
20         brci     gt, r18, .Lloopdata
21 .Lenddata:
22         /* Init default values */
23         brli     r15, init_defvals
24
25         /* Run program */
26         brli     r15, main
27
28         /* End of program */
29         halt     0