]> rtime.felk.cvut.cz Git - fpga/lx-cpu1/lx-dad.git/blob - sdram-load-and-run.sh
Testbed updated -g option to work with latest GHDL.
[fpga/lx-cpu1/lx-dad.git] / sdram-load-and-run.sh
1 #!/bin/bash
2
3 set -x
4
5 if [ -z "$USB_SENDHEX" ] ; then
6   USB_SENDHEX=host/_compiled/bin/usb_sendhex
7 fi
8
9 # Reset to BL
10 $USB_SENDHEX -d 0x1669:0x1027 -r # Fails if we're already in bootloader
11 #sleep 2
12
13 # Send binary
14 $USB_SENDHEX -w -d 0xdead:0x2263 -t 1 -s 0xA0000000 -f binary sw/_compiled/bin/lx_dad-sdram.bin
15 #sleep 2
16
17 # Run binary
18 $USB_SENDHEX -d 0xdead:0x2263 -g `$USB_SENDHEX -d 0xdead:0x2263 -s 0xA0000004 -l 4 -t 1 -u -f dump - \
19   | sed -n -e 's/^.*:\(..\) \(..\) \(..\) \(..\) */0x\4\3\2\1/p'`
20   # FIXME: broken pipe because targed disconnect when jumps to new code
21 sleep 3
22
23 # Upload FPGA
24 $USB_SENDHEX -w -d 0x1669:0x1027 -t 1 -s 0xA1C00000 -f binary hw/_build/lx-dad.pkg
25 #sleep 2
26
27 # Configure FPGA
28 $USB_SENDHEX -d 0x1669:0x1027 -c 0xF000
29 sleep 2
30
31 # Upload firmware
32 #$USB_SENDHEX -w -d 0x1669:0x1027 -t 1 -s 0xA1C00000 -f binary fw_lxmaster.bin
33 #$USB_SENDHEX -d 0x1669:0x1027 -c 0xF024 -a `stat -L -c %s fw_lxmaster.bin`
34
35 # Enable IRC
36 #$USB_SENDHEX -d 0x1669:0x1027 -c 0xF011 -a 0
37
38 # Configure LX Master
39 #$USB_SENDHEX -d 0x1669:0x1027 -c 0xF023 -a 0
40
41 # Enable LX Master
42 #$USB_SENDHEX -d 0x1669:0x1027 -c 0xF021 -a 0
43
44 if false ; then
45 # Test FPGA memory access
46 $USB_SENDHEX -w -d 0x1669:0x1027 -t 4 -s 0x80000000 -f binary rand2k.bin
47
48 $USB_SENDHEX -w -d 0x1669:0x1027 -t 4 -s 0x80000000 -l 0x800 -u -f binary rback.bin
49 if ! cmp -s rand2k.bin rback.bin ; then
50   echo "Pattern readback error"
51   exit 1
52 fi
53 fi