arch/ppc/mpc55xx/kernel/irq_types.h

   1 /* -------------------------------- Arctic Core ------------------------------\r
   2  * Arctic Core - the open source AUTOSAR platform http://arccore.com\r
   3  *\r
   4  * Copyright (C) 2009  ArcCore AB <contact@arccore.com>\r
   5  *\r
   6  * This source code is free software; you can redistribute it and/or modify it\r
   7  * under the terms of the GNU General Public License version 2 as published by the\r
   8  * Free Software Foundation; See <http://www.gnu.org/licenses/old-licenses/gpl-2.0.txt>.\r
   9  *\r
  10  * This program is distributed in the hope that it will be useful, but\r
  11  * WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY\r
  12  * or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License\r
  13  * for more details.\r
  14  * -------------------------------- Arctic Core ------------------------------*/\r
  15 \r
  16 \r
  17 #ifndef IRQ_TYPES_H\r
  18 #define IRQ_TYPES_H\r
  19 \r
  20 \r
  21 #define Irq_SOI()\r
  22 \r
  23 /**\r
  24  * End-Of-Interrupt. Called by the OS it wants to clear the interrupt.\r
  25  */\r
  26 void Irq_EOI( void );\r
  27 \r
  28 \r
  29 typedef enum\r
  30 {\r
  31     /* Software interrupts. */\r
  32     INTC_SSCIR0_CLR0,           // 0\r
  33     INTC_SSCIR0_CLR1,           // 1\r
  34     INTC_SSCIR0_CLR2,           // 2\r
  35     INTC_SSCIR0_CLR3,           // 3\r
  36     INTC_SSCIR0_CLR4,           // 4\r
  37     INTC_SSCIR0_CLR5,           // 5\r
  38     INTC_SSCIR0_CLR6,           // 6\r
  39     INTC_SSCIR0_CLR7,           // 7\r
  40 #if defined(CFG_MPC560X)\r
  41     RESERVED0,              // 5606-8\r
  42 \r
  43     ECSM_INT,               // 5606-9\r
  44 \r
  45     DMA_COMBINED_ERROR_INT, // 5606-10\r
  46     DMA_CH0_INT,            // 5606-11\r
  47     DMA_CH1_INT,            // 5606-12\r
  48     DMA_CH2_INT,            // 5606-13\r
  49     DMA_CH3_INT,            // 5606-14\r
  50     DMA_CH4_INT,            // 5606-15\r
  51     DMA_CH5_INT,            // 5606-16\r
  52     DMA_CH6_INT,            // 5606-17\r
  53     DMA_CH7_INT,            // 5606-18\r
  54     DMA_CH8_INT,            // 5606-19\r
  55     DMA_CH9_INT,            // 5606-20\r
  56     DMA_CH10_INT,           // 5606-21\r
  57     DMA_CH11_INT,           // 5606-22\r
  58     DMA_CH12_INT,           // 5606-23\r
  59     DMA_CH13_INT,           // 5606-24\r
  60     DMA_CH14_INT,           // 5606-25\r
  61     DMA_CH15_INT,           // 5606-26\r
  62 \r
  63     RESERVED1,              // 5606-27\r
  64 \r
  65     SWT_TIMEOUT,            // 5606-28\r
  66 \r
  67     RESERVED2,              // 5606-29\r
  68 \r
  69     STM_CH0_INT,            // 5606-30\r
  70     STM_CH1_INT,            // 5606-31\r
  71     STM_CH2_INT,            // 5606-32\r
  72     STM_CH3_INT,            // 5606-33\r
  73 \r
  74     RESERVED3,              // 5606-34\r
  75 \r
  76     ECC_DBD_INT,            // 5606-35\r
  77     ECC_SBC_INT,            // 5606-36\r
  78 \r
  79     RESERVED4,              // 5606-37\r
  80 \r
  81     RTC_INT,                // 5606-38\r
  82     API_INT,                // 5606-39\r
  83 \r
  84     RESERVED5,              // 5606-40\r
  85 \r
  86     SIU_EXT_IRQ0,           // 5606-41\r
  87     SIU_EXT_IRQ1,           // 5606-42\r
  88 \r
  89     RESERVED6,              // 5606-43\r
  90     RESERVED7,              // 5606-44\r
  91     RESERVED8,              // 5606-45\r
  92 \r
  93     WAKEUP_IRQ0,            // 5606-46\r
  94     WAKEUP_IRQ1,            // 5606-47\r
  95     WAKEUP_IRQ2,            // 5606-48\r
  96 \r
  97     RESERVED9,              // 5606-49\r
  98     RESERVED10,             // 5606-50\r
  99 \r
 100     SAFE_MODE_INT,          // 5606-51\r
 101     MODE_TRAS_INT,          // 5606-52\r
 102     INV_MODE_INT,           // 5606-53\r
 103     INV_MODE_CONF_INT,      // 5606-54\r
 104 \r
 105     RESERVED11,             // 5606-55\r
 106 \r
 107     RESET_ALT_EVENT_INT,    // 5606-56\r
 108 \r
 109     FXOSC_COUNTER_EXPIRED,  // 5606-57\r
 110 \r
 111     RESERVED12,             // 5606-58\r
 112 \r
 113     PIT_INT0,               // 5606-59\r
 114     PIT_INT1,               // 5606-60\r
 115     PIT_INT2,               // 5606-61\r
 116 \r
 117     ADC0_EOC_INT,            // 5606-62\r
 118     ADC0_ER_INT,             // 5606-63\r
 119     ADC0_WD_INT,             // 5606-64\r
 120 \r
 121     FLEXCAN_0_ESR_ERR_INT,  // 5606-65\r
 122     FLEXCAN_0_ESR_BOFF_INT, // 5606-66\r
 123 \r
 124     RESERVED13,             // 5606-67\r
 125 \r
 126     FLEXCAN_0_BUF_00_03,    // 5606-68\r
 127     FLEXCAN_0_BUF_04_07,    // 5606-69\r
 128     FLEXCAN_0_BUF_08_11,    // 5606-70\r
 129     FLEXCAN_0_BUF_12_15,    // 5606-71\r
 130     FLEXCAN_0_BUF_16_31,    // 5606-72\r
 131     FLEXCAN_0_BUF_32_63,    // 5606-73\r
 132 \r
 133     DSPI_0_ISR_TFUF_RFOF,   // 5606-74\r
 134     DSPI_0_ISR_EOQF,        // 5606-75\r
 135     DSPI_0_ISR_TFFF,        // 5606-76\r
 136     DSPI_0_ISR_TCF,         // 5606-77\r
 137     DSPI_0_ISR_RFDF,        // 5606-78\r
 138 \r
 139     LINFLEX_0_RXI,          // 5606-79\r
 140     LINFLEX_0_TXI,          // 5606-80\r
 141     LINFLEX_0_ERR,          // 5606-81\r
 142 \r
 143     ADC1_EOC_INT,            // 5606-82\r
 144     ADC1_ER_INT,             // 5606-83\r
 145     ADC1_WD_INT,             // 5606-84\r
 146 \r
 147     FLEXCAN_1_ESR_ERR_INT,  // 5606-85\r
 148     FLEXCAN_1_ESR_BOFF_INT, // 5606-86\r
 149 \r
 150         RESERVED17,             // 5606-87\r
 151 \r
 152         FLEXCAN_1_BUF_00_03,    // 5606-88\r
 153         FLEXCAN_1_BUF_04_07,    // 5606-89\r
 154         FLEXCAN_1_BUF_08_11,    // 5606-90\r
 155         FLEXCAN_1_BUF_12_15,    // 5606-91\r
 156         FLEXCAN_1_BUF_16_31,    // 5606-92\r
 157         FLEXCAN_1_BUF_32_63,    // 5606-93\r
 158 \r
 159     DSPI_1_ISR_TFUF_RFOF,   // 5606-94\r
 160     DSPI_1_ISR_EOQF,        // 5606-95\r
 161     DSPI_1_ISR_TFFF,        // 5606-96\r
 162     DSPI_1_ISR_TCF,         // 5606-97\r
 163     DSPI_1_ISR_RFDF,        // 5606-98\r
 164 \r
 165     LINFLEX_1_RXI,          // 5606-99\r
 166     LINFLEX_1_TXI,          // 5606-100\r
 167     LINFLEX_1_ERR,          // 5606-101\r
 168 \r
 169     RESERVED18,             // 5606-102\r
 170     RESERVED19,             // 5606-103\r
 171     RESERVED20,             // 5606-104\r
 172     FLEXCAN_2_ESR_ERR_INT,  // 5606-105\r
 173     FLEXCAN_2_ESR_BOFF_INT, // 5606-106\r
 174 \r
 175         RESERVED21,             // 5606-107\r
 176 \r
 177         FLEXCAN_2_BUF_00_03,    // 5606-108\r
 178         FLEXCAN_2_BUF_04_07,    // 5606-109\r
 179         FLEXCAN_2_BUF_08_11,    // 5606-110\r
 180         FLEXCAN_2_BUF_12_15,    // 5606-111\r
 181         FLEXCAN_2_BUF_16_31,    // 5606-112\r
 182         FLEXCAN_2_BUF_32_63,    // 5606-113\r
 183     DSPI_2_ISR_TFUF_RFOF,   // 5606-114\r
 184     DSPI_2_ISR_EOQF,        // 5606-115\r
 185     DSPI_2_ISR_TFFF,        // 5606-116\r
 186     DSPI_2_ISR_TCF,         // 5606-117\r
 187     DSPI_2_ISR_RFDF,        // 5606-118\r
 188 \r
 189     LINFLEX_2_RXI,          // 5606-119\r
 190     LINFLEX_2_TXI,          // 5606-120\r
 191     LINFLEX_2_ERR,          // 5606-121\r
 192     LINFLEX_3_RXI,          // 5606-122\r
 193     LINFLEX_3_TXI,          // 5606-123\r
 194     LINFLEX_3_ERR,          // 5606-124\r
 195     I2C_0_INT,              // 5606-125\r
 196     I2C_1_INT,              // 5606-126\r
 197 \r
 198     PIT_INT3,               // 5606-127\r
 199 \r
 200     PIT_INT4,               // 5606-128\r
 201     PIT_INT5,               // 5606-129\r
 202     PIT_INT6,             // 5606-130\r
 203     PIT_INT7,             // 5606-131\r
 204     RESERVED45,             // 5606-132\r
 205     RESERVED46,             // 5606-133\r
 206     RESERVED47,             // 5606-134\r
 207     RESERVED48,             // 5606-135\r
 208     RESERVED49,             // 5606-136\r
 209     RESERVED50,             // 5606-137\r
 210     RESERVED51,             // 5606-138\r
 211     RESERVED52,             // 5606-139\r
 212     RESERVED53,             // 5606-140\r
 213 #if defined (CFG_MPC560XB)\r
 214     EMIOS_0_GFR_F0_F1,      // 5606-141\r
 215     EMIOS_0_GFR_F2_F3,      // 5606-142\r
 216     EMIOS_0_GFR_F4_F5,      // 5606-143\r
 217     EMIOS_0_GFR_F6_F7,      // 5606-144\r
 218     EMIOS_0_GFR_F8_F9,      // 5606-145\r
 219     EMIOS_0_GFR_F10_F11,    // 5606-146\r
 220     EMIOS_0_GFR_F12_F13,    // 5606-147\r
 221     EMIOS_0_GFR_F14_F15,    // 5606-148\r
 222     EMIOS_0_GFR_F16_F17,    // 5606-149\r
 223     EMIOS_0_GFR_F18_F19,    // 5606-150\r
 224     EMIOS_0_GFR_F20_F21,    // 5606-151\r
 225     EMIOS_0_GFR_F22_F23,    // 5606-152\r
 226     EMIOS_0_GFR_F24_F25,    // 5606-153\r
 227     EMIOS_0_GFR_F26_F27,    // 5606-154\r
 228     RESERVED54,             // 5606-155\r
 229     RESERVED55,             // 5606-156\r
 230     EMIOS_1_GFR_F0_F1,      // 5606-157\r
 231     EMIOS_1_GFR_F2_F3,      // 5606-158\r
 232     EMIOS_1_GFR_F4_F5,      // 5606-159\r
 233     EMIOS_1_GFR_F6_F7,      // 5606-160\r
 234     EMIOS_1_GFR_F8_F9,      // 5606-161\r
 235     EMIOS_1_GFR_F10_F11,    // 5606-162\r
 236     EMIOS_1_GFR_F12_F13,    // 5606-163\r
 237     EMIOS_1_GFR_F14_F15,    // 5606-164\r
 238     EMIOS_1_GFR_F16_F17,    // 5606-165\r
 239     EMIOS_1_GFR_F18_F19,    // 5606-166\r
 240     EMIOS_1_GFR_F20_F21,    // 5606-167\r
 241     EMIOS_1_GFR_F22_F23,    // 5606-168\r
 242     EMIOS_1_GFR_F24_F25,    // 5606-169\r
 243     EMIOS_1_GFR_F26_F27,    // 5606-170\r
 244 \r
 245         RESERVED56,             // 5606-171\r
 246         RESERVED57,             // 5606-172\r
 247 \r
 248     FLEXCAN_3_ESR_ERR_INT,  // 5606-173\r
 249     FLEXCAN_3_ESR_BOFF_INT, // 5606-174\r
 250 \r
 251         RESERVED58,             // 5606-175\r
 252 \r
 253         FLEXCAN_3_BUF_00_03,    // 5606-176\r
 254         FLEXCAN_3_BUF_04_07,    // 5606-177\r
 255         FLEXCAN_3_BUF_08_11,    // 5606-178\r
 256         FLEXCAN_3_BUF_12_15,    // 5606-179\r
 257         FLEXCAN_3_BUF_16_31,    // 5606-180\r
 258         FLEXCAN_3_BUF_32_63,    // 5606-181\r
 259     DSPI_3_ISR_TFUF_RFOF,   // 5606-182\r
 260     DSPI_3_ISR_EOQF,        // 5606-183\r
 261     DSPI_3_ISR_TFFF,        // 5606-184\r
 262     DSPI_3_ISR_TCF,         // 5606-185\r
 263     DSPI_3_ISR_RFDF,        // 5606-186\r
 264     LINFLEX_4_RXI,          // 5606-187\r
 265     LINFLEX_4_TXI,          // 5606-188\r
 266     LINFLEX_4_ERR,          // 5606-189\r
 267     FLEXCAN_4_ESR_ERR_INT,  // 5606-190\r
 268     FLEXCAN_4_ESR_BOFF_INT, // 5606-191\r
 269 \r
 270         RESERVED67,             // 5606-192\r
 271 \r
 272         FLEXCAN_4_BUF_00_03,    // 5606-193\r
 273         FLEXCAN_4_BUF_04_07,    // 5606-194\r
 274         FLEXCAN_4_BUF_08_11,    // 5606-195\r
 275         FLEXCAN_4_BUF_12_15,    // 5606-196\r
 276         FLEXCAN_4_BUF_16_31,    // 5606-197\r
 277         FLEXCAN_4_BUF_32_63,    // 5606-198\r
 278     LINFLEX_5_RXI,          // 5606-199\r
 279     LINFLEX_5_TXI,          // 5606-200\r
 280     LINFLEX_5_ERR,          // 5606-201\r
 281     FLEXCAN_5_ESR_ERR_INT,  // 5606-202\r
 282     FLEXCAN_5_ESR_BOFF_INT, // 5606-203\r
 283         RESERVED71,             // 5606-204\r
 284         FLEXCAN_5_BUF_00_03,    // 5606-205\r
 285         FLEXCAN_5_BUF_04_07,    // 5606-206\r
 286         FLEXCAN_5_BUF_08_11,    // 5606-207\r
 287         FLEXCAN_5_BUF_12_15,    // 5606-208\r
 288         FLEXCAN_5_BUF_16_31,    // 5606-209\r
 289         FLEXCAN_5_BUF_32_63,    // 5606-210\r
 290     DSPI_4_ISR_TFUF_RFOF,   // 5606-211\r
 291     DSPI_4_ISR_EOQF,        // 5606-212\r
 292     DSPI_4_ISR_TFFF,        // 5606-213\r
 293     DSPI_4_ISR_TCF,         // 5606-214\r
 294     DSPI_4_ISR_RFDF,        // 5606-215\r
 295     LINFLEX_6_RXI,          // 5606-216\r
 296     LINFLEX_6_TXI,          // 5606-217\r
 297     LINFLEX_6_ERR,          // 5606-218\r
 298     DSPI_5_ISR_TFUF_RFOF,   // 5606-219\r
 299     DSPI_5_ISR_EOQF,        // 5606-220\r
 300     DSPI_5_ISR_TFFF,        // 5606-221\r
 301     DSPI_5_ISR_TCF,         // 5606-222\r
 302     DSPI_5_ISR_RFDF,        // 5606-223\r
 303     LINFLEX_7_RXI,          // 5606-224\r
 304     LINFLEX_7_TXI,          // 5606-225\r
 305     LINFLEX_7_ERR,          // 5606-226\r
 306     LINFLEX_8_RXI,          // 5606-227\r
 307     LINFLEX_8_TXI,          // 5606-228\r
 308     LINFLEX_8_ERR,          // 5606-229\r
 309     LINFLEX_9_RXI,          // 5606-230\r
 310     LINFLEX_9_TXI,          // 5606-231\r
 311     LINFLEX_9_ERR,          // 5606-232\r
 312 \r
 313 #elif defined (CFG_MPC5606S)\r
 314     EMIOS_0_GFR_F8_F9,      // 5606-141\r
 315     EMIOS_0_GFR_F10_F11,    // 5606-142\r
 316     EMIOS_0_GFR_F12_F13,    // 5606-143\r
 317     EMIOS_0_GFR_F14_F15,    // 5606-144\r
 318     EMIOS_0_GFR_F16_F17,    // 5606-145\r
 319     EMIOS_0_GFR_F18_F19,    // 5606-146\r
 320     EMIOS_0_GFR_F20_F21,    // 5606-147\r
 321     EMIOS_0_GFR_F22_F23,    // 5606-148\r
 322 \r
 323     RESERVED54,             // 5606-149\r
 324     RESERVED55,             // 5606-150\r
 325     RESERVED56,             // 5606-151\r
 326     RESERVED57,             // 5606-152\r
 327     RESERVED58,             // 5606-153\r
 328     RESERVED59,             // 5606-154\r
 329     RESERVED60,             // 5606-155\r
 330     RESERVED61,             // 5606-156\r
 331 \r
 332     EMIOS_1_GFR_F16_F17,    // 5606-157\r
 333     EMIOS_1_GFR_F18_F19,    // 5606-158\r
 334     EMIOS_1_GFR_F20_F21,    // 5606-159\r
 335     EMIOS_1_GFR_F22_F23,    // 5606-160\r
 336 \r
 337     RESERVED62,             // 5606-161\r
 338     RESERVED63,             // 5606-162\r
 339     RESERVED64,             // 5606-163\r
 340     RESERVED65,             // 5606-164\r
 341     RESERVED66,             // 5606-165\r
 342     RESERVED67,             // 5606-166\r
 343     RESERVED68,             // 5606-167\r
 344     RESERVED69,             // 5606-168\r
 345     RESERVED70,             // 5606-169\r
 346     RESERVED71,             // 5606-170\r
 347     RESERVED72,             // 5606-171\r
 348     RESERVED73,             // 5606-172\r
 349 \r
 350     I2C_2_INT,              // 5606-173\r
 351     I2C_3_INT,              // 5606-174\r
 352 \r
 353         RESERVED74,             // 5606-175\r
 354         RESERVED75,             // 5606-176\r
 355         RESERVED76,             // 5606-177\r
 356         RESERVED77,             // 5606-178\r
 357         RESERVED78,             // 5606-179\r
 358         RESERVED79,             // 5606-180\r
 359         RESERVED80,             // 5606-181\r
 360         RESERVED81,             // 5606-182\r
 361 \r
 362         SDCI_INT,               // 5606-183\r
 363         DCUN0_VSYNC_INT,        // 5606-184\r
 364         DCUN0_UNDRUN,           // 5606-185\r
 365         DCUN0_PARERR,           // 5606-186\r
 366         DCUN0_PDI,              // 5606-187\r
 367 \r
 368         RESERVED82,             // 5606-188\r
 369         RESERVED83,             // 5606-189\r
 370         RESERVED84,             // 5606-190\r
 371         RESERVED85,             // 5606-191\r
 372 \r
 373         SMD0_INT,               // 5606-192\r
 374         SSD0_INT,               // 5606-193\r
 375         SSD1_INT,               // 5606-194\r
 376         SSD2_INT,               // 5606-195\r
 377         SSD3_INT,               // 5606-196\r
 378         SSD4_INT,               // 5606-197\r
 379         SSD5_INT,               // 5606-198\r
 380 \r
 381         LCD0_EOF_INT,           // 5606-199\r
 382 \r
 383         RESERVED86,             // 5606-200\r
 384 \r
 385         QSPI0_TFUF,             // 5606-201\r
 386         QSPI0_EOQF,             // 5606-202\r
 387         QSPI0_TFFF,             // 5606-203\r
 388         QSPI0_TCF,              // 5606-204\r
 389         QSPI0_RFDF,             // 5606-205\r
 390         QSPI0_IPAEF,            // 5606-206\r
 391 #endif\r
 392 \r
 393         INTC_NUMBER_OF_INTERRUPTS,\r
 394 #else\r
 395         MCM_MSWTIR_SWTIC,               // 8\r
 396         ECC_ERROR,                              // 9, some variant call it MCM_ESR_COMB\r
 397         /* eDMA */\r
 398         EDMA_ERRL_ERR31_0,          // 10\r
 399         EDMA_INTL_INT0,                 // 11\r
 400         EDMA_INTL_INT1,\r
 401         EDMA_INTL_INT2,\r
 402         EDMA_INTL_INT3,\r
 403         EDMA_INTL_INT4,\r
 404         EDMA_INTL_INT5,\r
 405         EDMA_INTL_INT6,\r
 406         EDMA_INTL_INT7,\r
 407         EDMA_INTL_INT8,\r
 408         EDMA_INTL_INT9,\r
 409         EDMA_INTL_INT10,\r
 410         EDMA_INTL_INT11,\r
 411         EDMA_INTL_INT12,\r
 412         EDMA_INTL_INT13,\r
 413         EDMA_INTL_INT14,\r
 414         EDMA_INTL_INT15,                // 26\r
 415 #if defined(CFG_MPC5554)||defined(CFG_MPC5567) ||defined(CFG_MPC5668)\r
 416         EDMA_INTL_INT16,\r
 417         EDMA_INTL_INT17,\r
 418         EDMA_INTL_INT18,\r
 419         EDMA_INTL_INT19,                // 30\r
 420         EDMA_INTL_INT20,\r
 421         EDMA_INTL_INT21,\r
 422         EDMA_INTL_INT22,\r
 423         EDMA_INTL_INT23,\r
 424         EDMA_INTL_INT24,\r
 425         EDMA_INTL_INT25,\r
 426         EDMA_INTL_INT26,\r
 427         EDMA_INTL_INT27,\r
 428         EDMA_INTL_INT28,\r
 429         EDMA_INTL_INT29,\r
 430         EDMA_INTL_INT30,\r
 431         EDMA_INTL_INT31,                // 42\r
 432 #else\r
 433         RESERVED0,\r
 434         RESERVED1,\r
 435         RESERVED2,\r
 436         RESERVED3,                              // 30\r
 437         RESERVED4,\r
 438         RESERVED5,\r
 439         RESERVED6,\r
 440         RESERVED7,\r
 441         RESERVED8,\r
 442         RESERVED9,\r
 443         RESERVED10,\r
 444         RESERVED11,\r
 445         RESERVED12,\r
 446         RESERVED13,\r
 447         RESERVED14,\r
 448         RESERVED15,                             // 42\r
 449 #endif\r
 450 \r
 451 #if defined(CFG_MPC5516) || defined(CFG_MPC5668)\r
 452         /* Semahpore's */\r
 453         SEMAPHORE_INT0,                 // 43\r
 454         SEMAPHORE_INT1,\r
 455         PIN_WAKEUP,\r
 456         CRP_INTERRUPT,                  // API/RTC interrupt\r
 457         LVI_INTERRUPT,\r
 458         IRQ_I2C_A,\r
 459         IRQ_I2C_B,\r
 460 #endif\r
 461         PLL_SYNSR_LOCF,                 // 54-43,  16-50\r
 462         PLL_SYNSR_LOLF,                 // 54-44,  16-51\r
 463         SIU_OSR_OVER,\r
 464         /* External interrupts */\r
 465         SIU_EISR_EIF0,                  // 53\r
 466         SIU_EISR_EIF1,\r
 467         SIU_EISR_EIF2,\r
 468         SIU_EISR_EIF3,\r
 469         SIU_EISR_EIF15_4,               // 54-50, 57\r
 470 \r
 471         /* eMIOS */\r
 472         EMISOS200_FLAG_F0,              // 58\r
 473         EMISOS200_FLAG_F1,\r
 474         EMISOS200_FLAG_F2,\r
 475         EMISOS200_FLAG_F3,\r
 476         EMISOS200_FLAG_F4,\r
 477         EMISOS200_FLAG_F5,\r
 478         EMISOS200_FLAG_F6,\r
 479         EMISOS200_FLAG_F7,\r
 480         EMISOS200_FLAG_F8,\r
 481         EMISOS200_FLAG_F9,\r
 482         EMISOS200_FLAG_F10,\r
 483         EMISOS200_FLAG_F11,\r
 484         EMISOS200_FLAG_F12,\r
 485         EMISOS200_FLAG_F13,\r
 486         EMISOS200_FLAG_F14,\r
 487         EMISOS200_FLAG_F15,             // 73\r
 488 #if defined(CFG_MPC5516) || defined(CFG_MPC5668)\r
 489         EMISOS200_FLAG_F16,\r
 490         EMISOS200_FLAG_F17,\r
 491         EMISOS200_FLAG_F18,\r
 492         EMISOS200_FLAG_F19,\r
 493         EMISOS200_FLAG_F20,\r
 494         EMISOS200_FLAG_F21,\r
 495         EMISOS200_FLAG_F22,\r
 496         EMISOS200_FLAG_F23,             // 16-81\r
 497 #elif defined(CFG_MPC5554)||defined(CFG_MPC5567)\r
 498         ETPU_GLOBAL,                    // 54-67\r
 499         ETPU_A_CIS_0,\r
 500         ETPU_A_CIS_1,\r
 501         ETPU_A_CIS_2,                   // 54-70\r
 502         ETPU_A_CIS_3,\r
 503         ETPU_A_CIS_4,\r
 504         ETPU_A_CIS_5,\r
 505         ETPU_A_CIS_6,\r
 506         ETPU_A_CIS_7,\r
 507         ETPU_A_CIS_8,\r
 508         ETPU_A_CIS_9,\r
 509         ETPU_A_CIS_10,\r
 510         ETPU_A_CIS_11,\r
 511         ETPU_A_CIS_12,                  // 54-80\r
 512         ETPU_A_CIS_13,\r
 513         ETPU_A_CIS_14,\r
 514         ETPU_A_CIS_15,\r
 515         ETPU_A_CIS_16,\r
 516         ETPU_A_CIS_17,\r
 517         ETPU_A_CIS_18,\r
 518         ETPU_A_CIS_19,\r
 519         ETPU_A_CIS_20,\r
 520         ETPU_A_CIS_21,\r
 521         ETPU_A_CIS_22,                  // 54-90\r
 522         ETPU_A_CIS_23,\r
 523         ETPU_A_CIS_24,\r
 524         ETPU_A_CIS_25,\r
 525         ETPU_A_CIS_26,\r
 526         ETPU_A_CIS_27,\r
 527         ETPU_A_CIS_28,\r
 528         ETPU_A_CIS_29,\r
 529         ETPU_A_CIS_30,\r
 530         ETPU_A_CIS_31,                  // 99\r
 531 #endif\r
 532 #if defined(CFG_MPC5668)\r
 533         ADC_A_EOC,                      // 82\r
 534         ADC_A_ERR,\r
 535         ADC_A_WD,\r
 536         ADC_B_EOC,\r
 537         ADC_B_ERR,\r
 538         ADC_B_WD,\r
 539         ADC_C_EOC,\r
 540         ADC_C_ERR,\r
 541         ADC_C_WD,\r
 542         RESERVED100,\r
 543         CRP_FLASH_READY,\r
 544         CTU_TRIGGER,\r
 545         RESERVED101,\r
 546         MLB_COMB_CH_0_15,\r
 547         MLB_SYSTEM_INT,\r
 548         MLB_CH_0,\r
 549         MLB_CH_1,\r
 550         MLB_CH_2,\r
 551         MLB_CH_3,\r
 552         MLB_CH_4,\r
 553         MLB_CH_5,\r
 554         MLB_CH_6,\r
 555         MLB_CH_7,\r
 556         MLB_CH_8,\r
 557         MLB_CH_9,\r
 558         MLB_CH_10,\r
 559         MLB_CH_11,\r
 560         MLB_CH_12,\r
 561         MLB_CH_13,\r
 562         MLB_CH_14,\r
 563         MLB_CH_15,              // 112\r
 564 #else\r
 565 \r
 566         /* eQADC */\r
 567         EQADC_FISR_OVER,                // 54-100, 16-82\r
 568         EQADC_FISR0_NCF0,\r
 569         EQADC_FISR0_PF0,\r
 570         EQADC_FISR0_EOQF0,\r
 571         EQADC_FISR0_CFFF0,\r
 572         EQADC_FISR0_RFDF0,\r
 573         EQADC_FISR1_NCF1,\r
 574         EQADC_FISR1_PF1,\r
 575         EQADC_FISR1_EOQF1,\r
 576         EQADC_FISR1_CFFF1,\r
 577         EQADC_FISR1_RFDF1,              // 110, 92\r
 578         EQADC_FISR2_NCF2,\r
 579         EQADC_FISR2_PF2,\r
 580         EQADC_FISR2_EOQF2,\r
 581         EQADC_FISR2_CFFF2,\r
 582         EQADC_FISR2_RFDF2,\r
 583         EQADC_FISR3_NCF3,\r
 584         EQADC_FISR3_PF3,\r
 585         EQADC_FISR3_EOQF3,\r
 586         EQADC_FISR3_CFFF3,\r
 587         EQADC_FISR3_RFDF3,              // 120, 102\r
 588         EQADC_FISR4_NCF4,\r
 589         EQADC_FISR4_PF4,\r
 590         EQADC_FISR4_EOQF4,\r
 591         EQADC_FISR4_CFFF4,\r
 592         EQADC_FISR4_RFDF4,\r
 593         EQADC_FISR5_NCF5,\r
 594         EQADC_FISR5_PF5,\r
 595         EQADC_FISR5_EOQF5,\r
 596         EQADC_FISR5_CFFF5,\r
 597         EQADC_FISR5_RFDF5,              // 130, 112\r
 598 #endif\r
 599 \r
 600 #if defined(CFG_MPC5516) || defined(CFG_MPC5668)\r
 601         /* SCI */\r
 602         SCI_A_COMB,                             // 16-113\r
 603         SCI_B_COMB,\r
 604         SCI_C_COMB,\r
 605         SCI_D_COMB,\r
 606         /* DSPI A,B */\r
 607         DSPI_A_ISR_OVER,\r
 608         DSPI_A_ISR_EOQF,\r
 609         DSPI_A_ISR_TFFF,\r
 610         DSPI_A_ISR_TCF,\r
 611         DSPI_A_ISR_RFDF,\r
 612         DSPI_B_ISR_OVER,                // 16-122\r
 613         DSPI_B_ISR_EOQF,\r
 614         DSPI_B_ISR_TFFF,\r
 615         DSPI_B_ISR_TCF,\r
 616         DSPI_B_ISR_RFDF,\r
 617 #elif defined(CFG_MPC5554)||defined(CFG_MPC5567)\r
 618         DSPI_B_COMB,                    // 54-131\r
 619         DSPI_B_ISR_EOQF,\r
 620         DSPI_B_ISR_TFFF,\r
 621         DSPI_B_ISR_TCF,\r
 622         DSPI_B_ISR_RFDF,                // 54-135\r
 623         DSPI_C_COMB,\r
 624         DSPI_C_ISR_EOQF,\r
 625         DSPI_C_ISR_TFFF,\r
 626         DSPI_C_ISR_TCF,\r
 627         DSPI_C_ISR_RFDF,                // 54-140\r
 628         DSPI_D_COMB,\r
 629         DSPI_D_ISR_EOQF,\r
 630         DSPI_D_ISR_TFFF,\r
 631         DSPI_D_ISR_TCF,\r
 632         DSPI_D_ISR_RFDF,                // 54-145\r
 633 \r
 634         ESCI_A_COMB0,\r
 635         RESERVED0,\r
 636         RESERVED1,\r
 637         ESCI_A_COMB1,\r
 638         RESERVED2,\r
 639         RESERVED3,                              // 54-151\r
 640 #endif\r
 641 \r
 642         /* FlexCAN A */\r
 643 #if defined(CFG_MPC5516) || defined(CFG_MPC5554)||defined(CFG_MPC5567) || defined(CFG_MPC5668)\r
 644         FLEXCAN_A_ESR_BOFF_INT, // 54-152, 16-127\r
 645         FLEXCAN_A_ESR_ERR_INT,\r
 646         RESERVED18,\r
 647         FLEXCAN_A_IFLAG1_BUF0I,\r
 648         FLEXCAN_A_IFLAG1_BUF1I,\r
 649         FLEXCAN_A_IFLAG1_BUF2I,\r
 650         FLEXCAN_A_IFLAG1_BUF3I,\r
 651         FLEXCAN_A_IFLAG1_BUF4I,\r
 652         FLEXCAN_A_IFLAG1_BUF5I,\r
 653         FLEXCAN_A_IFLAG1_BUF6I,\r
 654         FLEXCAN_A_IFLAG1_BUF7I,\r
 655         FLEXCAN_A_IFLAG1_BUF8I,\r
 656         FLEXCAN_A_IFLAG1_BUF9I,\r
 657         FLEXCAN_A_IFLAG1_BUF10I,\r
 658         FLEXCAN_A_IFLAG1_BUF11I,\r
 659         FLEXCAN_A_IFLAG1_BUF12I,\r
 660         FLEXCAN_A_IFLAG1_BUF13I,\r
 661         FLEXCAN_A_IFLAG1_BUF14I,\r
 662         FLEXCAN_A_IFLAG1_BUF15I,\r
 663         FLEXCAN_A_IFLAG1_BUF31_16I,\r
 664         FLEXCAN_A_IFLAG1_BUF63_32I,  // 16 - 147\r
 665 #endif\r
 666 \r
 667 #if defined(CFG_MPC5516) || defined(CFG_MPC5668)\r
 668         /* Periodic interrupt timer */\r
 669         PIT_PITFLG_RTIF,        // 16 - 148\r
 670         PIT_PITFLG_PIT1,\r
 671         PIT_PITFLG_PIT2,\r
 672         PIT_PITFLG_PIT3,\r
 673         PIT_PITFLG_PIT4,\r
 674         PIT_PITFLG_PIT5,\r
 675         PIT_PITFLG_PIT6,\r
 676         PIT_PITFLG_PIT7,\r
 677         PIT_PITFLG_PIT8,\r
 678 \r
 679         /* FlexCAN B */\r
 680         FLEXCAN_B_ESR_BOFF_INT,\r
 681         FLEXCAN_B_ESR_ERR_INT,\r
 682         RESERVED19,\r
 683         FLEXCAN_B_IFLAG1_BUF0I,\r
 684         FLEXCAN_B_IFLAG1_BUF1I,\r
 685         FLEXCAN_B_IFLAG1_BUF2I,\r
 686         FLEXCAN_B_IFLAG1_BUF3I,\r
 687         FLEXCAN_B_IFLAG1_BUF4I,\r
 688         FLEXCAN_B_IFLAG1_BUF5I,\r
 689         FLEXCAN_B_IFLAG1_BUF6I,\r
 690         FLEXCAN_B_IFLAG1_BUF7I,\r
 691         FLEXCAN_B_IFLAG1_BUF8I,\r
 692         FLEXCAN_B_IFLAG1_BUF9I,\r
 693         FLEXCAN_B_IFLAG1_BUF10I,\r
 694         FLEXCAN_B_IFLAG1_BUF11I,\r
 695         FLEXCAN_B_IFLAG1_BUF12I,\r
 696         FLEXCAN_B_IFLAG1_BUF13I,\r
 697         FLEXCAN_B_IFLAG1_BUF14I,\r
 698         FLEXCAN_B_IFLAG1_BUF15I,\r
 699         FLEXCAN_B_IFLAG1_BUF31_16I,\r
 700         FLEXCAN_B_IFLAG1_BUF63_32I,\r
 701         /* FlexCAN C */\r
 702         FLEXCAN_C_ESR_BOFF_INT,\r
 703         FLEXCAN_C_ESR_ERR_INT,\r
 704         RESERVED20,\r
 705         FLEXCAN_C_IFLAG1_BUF0I,\r
 706         FLEXCAN_C_IFLAG1_BUF1I,\r
 707         FLEXCAN_C_IFLAG1_BUF2I,\r
 708         FLEXCAN_C_IFLAG1_BUF3I,\r
 709         FLEXCAN_C_IFLAG1_BUF4I,\r
 710         FLEXCAN_C_IFLAG1_BUF5I,\r
 711         FLEXCAN_C_IFLAG1_BUF6I,\r
 712         FLEXCAN_C_IFLAG1_BUF7I,\r
 713         FLEXCAN_C_IFLAG1_BUF8I,\r
 714         FLEXCAN_C_IFLAG1_BUF9I,\r
 715         FLEXCAN_C_IFLAG1_BUF10I,\r
 716         FLEXCAN_C_IFLAG1_BUF11I,\r
 717         FLEXCAN_C_IFLAG1_BUF12I,\r
 718         FLEXCAN_C_IFLAG1_BUF13I,\r
 719         FLEXCAN_C_IFLAG1_BUF14I,\r
 720         FLEXCAN_C_IFLAG1_BUF15I,\r
 721         FLEXCAN_C_IFLAG1_BUF31_16I,\r
 722         FLEXCAN_C_IFLAG1_BUF63_32I,\r
 723         /* FlexCAN D */\r
 724         FLEXCAN_D_ESR_BOFF_INT,\r
 725         FLEXCAN_D_ESR_ERR_INT,\r
 726         RESERVED21,\r
 727         FLEXCAN_D_IFLAG1_BUF0I,\r
 728         FLEXCAN_D_IFLAG1_BUF1I,\r
 729         FLEXCAN_D_IFLAG1_BUF2I,\r
 730         FLEXCAN_D_IFLAG1_BUF3I,\r
 731         FLEXCAN_D_IFLAG1_BUF4I,\r
 732         FLEXCAN_D_IFLAG1_BUF5I,\r
 733         FLEXCAN_D_IFLAG1_BUF6I,\r
 734         FLEXCAN_D_IFLAG1_BUF7I,\r
 735         FLEXCAN_D_IFLAG1_BUF8I,\r
 736         FLEXCAN_D_IFLAG1_BUF9I,\r
 737         FLEXCAN_D_IFLAG1_BUF10I,\r
 738         FLEXCAN_D_IFLAG1_BUF11I,\r
 739         FLEXCAN_D_IFLAG1_BUF12I,\r
 740         FLEXCAN_D_IFLAG1_BUF13I,\r
 741         FLEXCAN_D_IFLAG1_BUF14I,\r
 742         FLEXCAN_D_IFLAG1_BUF15I,\r
 743         FLEXCAN_D_IFLAG1_BUF31_16I,\r
 744         FLEXCAN_D_IFLAG1_BUF63_32I,\r
 745         /* FlexCAN E */\r
 746         FLEXCAN_E_ESR_BOFF_INT,\r
 747         FLEXCAN_E_ESR_ERR_INT,\r
 748         RESERVED22,\r
 749         FLEXCAN_E_IFLAG1_BUF0I,\r
 750         FLEXCAN_E_IFLAG1_BUF1I,\r
 751         FLEXCAN_E_IFLAG1_BUF2I,\r
 752         FLEXCAN_E_IFLAG1_BUF3I,\r
 753         FLEXCAN_E_IFLAG1_BUF4I,\r
 754         FLEXCAN_E_IFLAG1_BUF5I,\r
 755         FLEXCAN_E_IFLAG1_BUF6I,\r
 756         FLEXCAN_E_IFLAG1_BUF7I,\r
 757         FLEXCAN_E_IFLAG1_BUF8I,\r
 758         FLEXCAN_E_IFLAG1_BUF9I,\r
 759         FLEXCAN_E_IFLAG1_BUF10I,\r
 760         FLEXCAN_E_IFLAG1_BUF11I,\r
 761         FLEXCAN_E_IFLAG1_BUF12I,\r
 762         FLEXCAN_E_IFLAG1_BUF13I,\r
 763         FLEXCAN_E_IFLAG1_BUF14I,\r
 764         FLEXCAN_E_IFLAG1_BUF15I,\r
 765         FLEXCAN_E_IFLAG1_BUF31_16I,\r
 766         FLEXCAN_E_IFLAG1_BUF63_32I,\r
 767         /* FlexCAN F */\r
 768         FLEXCAN_F_ESR_BOFF_INT,\r
 769         FLEXCAN_F_ESR_ERR_INT,\r
 770         RESERVED23,\r
 771         FLEXCAN_F_IFLAG1_BUF0I,\r
 772         FLEXCAN_F_IFLAG1_BUF1I,\r
 773         FLEXCAN_F_IFLAG1_BUF2I,\r
 774         FLEXCAN_F_IFLAG1_BUF3I,\r
 775         FLEXCAN_F_IFLAG1_BUF4I,\r
 776         FLEXCAN_F_IFLAG1_BUF5I,\r
 777         FLEXCAN_F_IFLAG1_BUF6I,\r
 778         FLEXCAN_F_IFLAG1_BUF7I,\r
 779         FLEXCAN_F_IFLAG1_BUF8I,\r
 780         FLEXCAN_F_IFLAG1_BUF9I,\r
 781         FLEXCAN_F_IFLAG1_BUF10I,\r
 782         FLEXCAN_F_IFLAG1_BUF11I,\r
 783         FLEXCAN_F_IFLAG1_BUF12I,\r
 784         FLEXCAN_F_IFLAG1_BUF13I,\r
 785         FLEXCAN_F_IFLAG1_BUF14I,\r
 786         FLEXCAN_F_IFLAG1_BUF15I,\r
 787         FLEXCAN_F_IFLAG1_BUF31_16I,\r
 788         FLEXCAN_F_IFLAG1_BUF63_32I,\r
 789 #if defined(CFG_MPC5668)\r
 790         EMIOS200_FLAG_F24,\r
 791         EMIOS200_FLAG_F25,\r
 792         EMIOS200_FLAG_F26,\r
 793         EMIOS200_FLAG_F27,\r
 794         EMIOS200_FLAG_F28,\r
 795         EMIOS200_FLAG_F29,\r
 796         EMIOS200_FLAG_F30,\r
 797         EMIOS200_FLAG_F31,\r
 798 #else\r
 799         RESERVED24,\r
 800         RESERVED25,\r
 801         RESERVED26,\r
 802         RESERVED27,\r
 803         RESERVED28,\r
 804         RESERVED29,\r
 805         RESERVED30,\r
 806         RESERVED31,\r
 807 #endif\r
 808         /* SCI */\r
 809         SCI_E_COMB,             // 68-270\r
 810         SCI_F_COMB,\r
 811         SCI_G_COMB,\r
 812         SCI_H_COMB,\r
 813         /* DSPI */\r
 814         DSPI_C_ISR_OVER,\r
 815         DSPI_C_ISR_EOQF,\r
 816         DSPI_C_ISR_TFFF,\r
 817         DSPI_C_ISR_TCF,\r
 818         DSPI_C_ISR_RFDF,\r
 819         DSPI_D_ISR_OVER,\r
 820         DSPI_D_ISR_EOQF,\r
 821         DSPI_D_ISR_TFFF,\r
 822         DSPI_D_ISR_TCF,\r
 823         DSPI_D_ISR_RFDF,\r
 824         /* Flexray */\r
 825         FLEXRAY_GLOB,\r
 826         FLEXRAY_PRIF,\r
 827         FLEXRAY_CHIF,\r
 828         FLEXRAY_WUP_IF,\r
 829         FLEXRAY_FBNE_F,\r
 830         FLEXRAY_FANE_F,\r
 831         FLEXRAY_RBIF,\r
 832         FLEXRAY_TBIF,\r
 833         RESERVED32,\r
 834         MLB_SERVICE_REQUEST,\r
 835 #if defined(MPC5668)\r
 836         STM_CH0,\r
 837         STM_CH1,\r
 838         STM_CH2,\r
 839         STM_CH3,\r
 840         FEC_TX,\r
 841         FEC_RX,\r
 842         FEC_WORLD,\r
 843         RESERVED201,\r
 844         RESERVED202,\r
 845         RESERVED203,\r
 846         RESERVED204,\r
 847         RESERVED205,\r
 848         SCI_J_COMB,\r
 849         SCI_K_COMB,\r
 850         SCI_L_COMB,\r
 851         SCI_M_COMB,\r
 852         SCI_N_COMB,\r
 853         SCI_P_COMB,\r
 854         SCI_Q_COMB,\r
 855         SCI_R_COMB,\r
 856         I2C_C,\r
 857         I2C_D,\r
 858 #endif\r
 859         INTC_NUMBER_OF_INTERRUPTS,\r
 860 #endif\r
 861 \r
 862 #if defined(CFG_MPC5554)||defined(CFG_MPC5567)\r
 863         /* FlexCAN C */\r
 864         FLEXCAN_C_ESR_BOFF_INT = 173,\r
 865         FLEXCAN_C_ESR_ERR_INT,\r
 866         RESERVED20,\r
 867         FLEXCAN_C_IFLAG1_BUF0I,\r
 868         FLEXCAN_C_IFLAG1_BUF1I,\r
 869         FLEXCAN_C_IFLAG1_BUF2I,\r
 870         FLEXCAN_C_IFLAG1_BUF3I,\r
 871         FLEXCAN_C_IFLAG1_BUF4I,\r
 872         FLEXCAN_C_IFLAG1_BUF5I,\r
 873         FLEXCAN_C_IFLAG1_BUF6I,\r
 874         FLEXCAN_C_IFLAG1_BUF7I,\r
 875         FLEXCAN_C_IFLAG1_BUF8I,\r
 876         FLEXCAN_C_IFLAG1_BUF9I,\r
 877         FLEXCAN_C_IFLAG1_BUF10I,\r
 878         FLEXCAN_C_IFLAG1_BUF11I,\r
 879         FLEXCAN_C_IFLAG1_BUF12I,\r
 880         FLEXCAN_C_IFLAG1_BUF13I,\r
 881         FLEXCAN_C_IFLAG1_BUF14I,\r
 882         FLEXCAN_C_IFLAG1_BUF15I,\r
 883         FLEXCAN_C_IFLAG1_BUF31_16I,\r
 884         FLEXCAN_C_IFLAG1_BUF63_32I, // 193\r
 885 \r
 886         // ....\r
 887 #if     defined(CFG_MPC5567)\r
 888         FEC_TX,\r
 889         FEC_RX,\r
 890         FEC_WORLD,\r
 891 #endif\r
 892 \r
 893         // 275\r
 894         DSPI_A_COMB = 275,              // 54-131\r
 895         DSPI_A_ISR_EOQF,\r
 896         DSPI_A_ISR_TFFF,\r
 897         DSPI_A_ISR_TCF,\r
 898         DSPI_A_ISR_RFDF,        // 54-135\r
 899 \r
 900         /* FlexCAN B */\r
 901         FLEXCAN_B_ESR_BOFF_INT = 280,\r
 902         FLEXCAN_B_ESR_ERR_INT,\r
 903         RESERVED21,\r
 904         FLEXCAN_B_IFLAG1_BUF0I,\r
 905         FLEXCAN_B_IFLAG1_BUF1I,\r
 906         FLEXCAN_B_IFLAG1_BUF2I,\r
 907         FLEXCAN_B_IFLAG1_BUF3I,\r
 908         FLEXCAN_B_IFLAG1_BUF4I,\r
 909         FLEXCAN_B_IFLAG1_BUF5I,\r
 910         FLEXCAN_B_IFLAG1_BUF6I,\r
 911         FLEXCAN_B_IFLAG1_BUF7I,\r
 912         FLEXCAN_B_IFLAG1_BUF8I,\r
 913         FLEXCAN_B_IFLAG1_BUF9I,\r
 914         FLEXCAN_B_IFLAG1_BUF10I,\r
 915         FLEXCAN_B_IFLAG1_BUF11I,\r
 916         FLEXCAN_B_IFLAG1_BUF12I,\r
 917         FLEXCAN_B_IFLAG1_BUF13I,\r
 918         FLEXCAN_B_IFLAG1_BUF14I,\r
 919         FLEXCAN_B_IFLAG1_BUF15I,\r
 920         FLEXCAN_B_IFLAG1_BUF31_16I,\r
 921         FLEXCAN_B_IFLAG1_BUF63_32I,\r
 922 \r
 923         /* FlexCAN D */\r
 924         FLEXCAN_D_ESR_BOFF_INT = 308,\r
 925         FLEXCAN_D_ESR_ERR_INT,\r
 926         RESERVED22,\r
 927         FLEXCAN_D_IFLAG1_BUF0I,\r
 928         FLEXCAN_D_IFLAG1_BUF1I,\r
 929         FLEXCAN_D_IFLAG1_BUF2I,\r
 930         FLEXCAN_D_IFLAG1_BUF3I,\r
 931         FLEXCAN_D_IFLAG1_BUF4I,\r
 932         FLEXCAN_D_IFLAG1_BUF5I,\r
 933         FLEXCAN_D_IFLAG1_BUF6I,\r
 934         FLEXCAN_D_IFLAG1_BUF7I,\r
 935         FLEXCAN_D_IFLAG1_BUF8I,\r
 936         FLEXCAN_D_IFLAG1_BUF9I,\r
 937         FLEXCAN_D_IFLAG1_BUF10I,\r
 938         FLEXCAN_D_IFLAG1_BUF11I,\r
 939         FLEXCAN_D_IFLAG1_BUF12I,\r
 940         FLEXCAN_D_IFLAG1_BUF13I,\r
 941         FLEXCAN_D_IFLAG1_BUF14I,\r
 942         FLEXCAN_D_IFLAG1_BUF15I,\r
 943         FLEXCAN_D_IFLAG1_BUF31_16I,\r
 944         FLEXCAN_D_IFLAG1_BUF63_32I,\r
 945 \r
 946         /* FlexCAN E */\r
 947         FLEXCAN_E_ESR_BOFF_INT = 329,\r
 948         FLEXCAN_E_ESR_ERR_INT,\r
 949         RESERVED23,\r
 950         FLEXCAN_E_IFLAG1_BUF0I,\r
 951         FLEXCAN_E_IFLAG1_BUF1I,\r
 952         FLEXCAN_E_IFLAG1_BUF2I,\r
 953         FLEXCAN_E_IFLAG1_BUF3I,\r
 954         FLEXCAN_E_IFLAG1_BUF4I,\r
 955         FLEXCAN_E_IFLAG1_BUF5I,\r
 956         FLEXCAN_E_IFLAG1_BUF6I,\r
 957         FLEXCAN_E_IFLAG1_BUF7I,\r
 958         FLEXCAN_E_IFLAG1_BUF8I,\r
 959         FLEXCAN_E_IFLAG1_BUF9I,\r
 960         FLEXCAN_E_IFLAG1_BUF10I,\r
 961         FLEXCAN_E_IFLAG1_BUF11I,\r
 962         FLEXCAN_E_IFLAG1_BUF12I,\r
 963         FLEXCAN_E_IFLAG1_BUF13I,\r
 964         FLEXCAN_E_IFLAG1_BUF14I,\r
 965         FLEXCAN_E_IFLAG1_BUF15I,\r
 966         FLEXCAN_E_IFLAG1_BUF31_16I,\r
 967         FLEXCAN_E_IFLAG1_BUF63_32I,\r
 968 \r
 969         INTC_NUMBER_OF_INTERRUPTS,\r
 970 \r
 971 #endif /* defined(CFG_MPC5554)||defined(CFG_MPC5567) */\r
 972 #endif\r
 973         CRITICAL_INPUT_EXCEPTION,\r
 974         MACHINE_CHECK_EXCEPTION,\r
 975         DATA_STORAGE_EXCEPTION,\r
 976         INSTRUCTION_STORAGE_EXCEPTION,\r
 977         EXTERNAL_INTERRUPT,                    /* This is the place where the "normal" interrupts will hit the CPU... */\r
 978         ALIGNMENT_EXCEPTION,\r
 979         PROGRAM_EXCEPTION,\r
 980         FLOATING_POINT_EXCEPTION,\r
 981         SYSTEM_CALL_EXCEPTION,\r
 982         AUX_EXCEPTION,\r
 983         DECREMENTER_EXCEPTION,\r
 984         FIXED_INTERVAL_TIMER_EXCEPTION,\r
 985         WATCHDOG_TIMER_EXCEPTION,\r
 986         DATA_TLB_EXCEPTION,\r
 987         INSTRUCTION_TLB_EXCEPTION,\r
 988         DEBUG_EXCEPTION,\r
 989         NUMBER_OF_INTERRUPTS_AND_EXCEPTIONS\r
 990 \r
 991 }IrqType;\r
 992 \r
 993 typedef enum\r
 994 {\r
 995         PERIPHERAL_CLOCK_FLEXCAN_A,\r
 996         PERIPHERAL_CLOCK_FLEXCAN_B,\r
 997         PERIPHERAL_CLOCK_FLEXCAN_C,\r
 998         PERIPHERAL_CLOCK_FLEXCAN_D,\r
 999         PERIPHERAL_CLOCK_FLEXCAN_E,\r
1000         PERIPHERAL_CLOCK_FLEXCAN_F,\r
1001         PERIPHERAL_CLOCK_PIT,\r
1002         PERIPHERAL_CLOCK_DSPI_A,\r
1003         PERIPHERAL_CLOCK_DSPI_B,\r
1004         PERIPHERAL_CLOCK_DSPI_C,\r
1005         PERIPHERAL_CLOCK_DSPI_D,\r
1006         PERIPHERAL_CLOCK_DSPI_E,\r
1007         PERIPHERAL_CLOCK_DSPI_F,\r
1008 #if defined(CFG_MPC560X)\r
1009         PERIPHERAL_CLOCK_EMIOS_0,\r
1010         PERIPHERAL_CLOCK_EMIOS_1,\r
1011 #else\r
1012         PERIPHERAL_CLOCK_EMIOS,\r
1013 #endif\r
1014         PERIPHERAL_CLOCK_ESCI_A,\r
1015         PERIPHERAL_CLOCK_ESCI_B,\r
1016         PERIPHERAL_CLOCK_ESCI_C,\r
1017         PERIPHERAL_CLOCK_ESCI_D,\r
1018         PERIPHERAL_CLOCK_ESCI_E,\r
1019         PERIPHERAL_CLOCK_ESCI_F,\r
1020         PERIPHERAL_CLOCK_ESCI_G,\r
1021         PERIPHERAL_CLOCK_ESCI_H,\r
1022 #if defined(CFG_MPC560X)\r
1023         PERIPHERAL_CLOCK_LIN_A,\r
1024         PERIPHERAL_CLOCK_LIN_B,\r
1025         PERIPHERAL_CLOCK_LIN_C,\r
1026         PERIPHERAL_CLOCK_LIN_D,\r
1027 #endif\r
1028         PERIPHERAL_CLOCK_IIC_A,\r
1029         PERIPHERAL_CLOCK_IIC_B,\r
1030         PERIPHERAL_CLOCK_MLB,\r
1031         PERIPHERAL_CLOCK_ADC_A,\r
1032 } McuE_PeriperalClock_t;\r
1033 \r
1034 \r
1035 typedef enum\r
1036 {\r
1037         CPU_CORE0,\r
1038         CPU_CORE1\r
1039 } Cpu_t;\r
1040 \r
1041 /* Offset from exceptions to interrupts */\r
1042 #define IRQ_INTERRUPT_OFFSET            0\r
1043 \r
1044 #endif /* IRQ_H_ */\r