arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affilates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #ifndef __KERNEL__
  24 #include <stdio.h>
  25 #include <stdint.h>
  26 #include <public/xen.h>
  27 #define DPRINTF(_f, _a ...) printf(_f , ## _a)
  28 #else
  29 #include <linux/kvm_host.h>
  30 #include "kvm_cache_regs.h"
  31 #define DPRINTF(x...) do {} while (0)
  32 #endif
  33 #include <linux/module.h>
  34 #include <asm/kvm_emulate.h>
  35
  36 #include "x86.h"
  37 #include "tss.h"
  38
  39 /*
  40  * Opcode effective-address decode tables.
  41  * Note that we only emulate instructions that have at least one memory
  42  * operand (excluding implicit stack references). We assume that stack
  43  * references and instruction fetches will never occur in special memory
  44  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  45  * not be handled.
  46  */
  47
  48 /* Operand sizes: 8-bit operands or specified/overridden size. */
  49 #define ByteOp      (1<<0)      /* 8-bit operands. */
  50 /* Destination operand type. */
  51 #define ImplicitOps (1<<1)      /* Implicit in opcode. No generic decode. */
  52 #define DstReg      (2<<1)      /* Register operand. */
  53 #define DstMem      (3<<1)      /* Memory operand. */
  54 #define DstAcc      (4<<1)      /* Destination Accumulator */
  55 #define DstDI       (5<<1)      /* Destination is in ES:(E)DI */
  56 #define DstMem64    (6<<1)      /* 64bit memory operand */
  57 #define DstMask     (7<<1)
  58 /* Source operand type. */
  59 #define SrcNone     (0<<4)      /* No source operand. */
  60 #define SrcImplicit (0<<4)      /* Source operand is implicit in the opcode. */
  61 #define SrcReg      (1<<4)      /* Register operand. */
  62 #define SrcMem      (2<<4)      /* Memory operand. */
  63 #define SrcMem16    (3<<4)      /* Memory operand (16-bit). */
  64 #define SrcMem32    (4<<4)      /* Memory operand (32-bit). */
  65 #define SrcImm      (5<<4)      /* Immediate operand. */
  66 #define SrcImmByte  (6<<4)      /* 8-bit sign-extended immediate operand. */
  67 #define SrcOne      (7<<4)      /* Implied '1' */
  68 #define SrcImmUByte (8<<4)      /* 8-bit unsigned immediate operand. */
  69 #define SrcImmU     (9<<4)      /* Immediate operand, unsigned */
  70 #define SrcSI       (0xa<<4)    /* Source is in the DS:RSI */
  71 #define SrcImmFAddr (0xb<<4)    /* Source is immediate far address */
  72 #define SrcMemFAddr (0xc<<4)    /* Source is far address in memory */
  73 #define SrcAcc      (0xd<<4)    /* Source Accumulator */
  74 #define SrcMask     (0xf<<4)
  75 /* Generic ModRM decode. */
  76 #define ModRM       (1<<8)
  77 /* Destination is only written; never read. */
  78 #define Mov         (1<<9)
  79 #define BitOp       (1<<10)
  80 #define MemAbs      (1<<11)      /* Memory operand is absolute displacement */
  81 #define String      (1<<12)     /* String instruction (rep capable) */
  82 #define Stack       (1<<13)     /* Stack instruction (push/pop) */
  83 #define Group       (1<<14)     /* Bits 3:5 of modrm byte extend opcode */
  84 #define GroupDual   (1<<15)     /* Alternate decoding of mod == 3 */
  85 /* Misc flags */
  86 #define Undefined   (1<<25) /* No Such Instruction */
  87 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
  88 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
  89 #define No64        (1<<28)
  90 /* Source 2 operand type */
  91 #define Src2None    (0<<29)
  92 #define Src2CL      (1<<29)
  93 #define Src2ImmByte (2<<29)
  94 #define Src2One     (3<<29)
  95 #define Src2Mask    (7<<29)
  96
  97 #define X2(x) x, x
  98 #define X3(x) X2(x), x
  99 #define X4(x) X2(x), X2(x)
 100 #define X5(x) X4(x), x
 101 #define X6(x) X4(x), X2(x)
 102 #define X7(x) X4(x), X3(x)
 103 #define X8(x) X4(x), X4(x)
 104 #define X16(x) X8(x), X8(x)
 105
 106 struct opcode {
 107         u32 flags;
 108         union {
 109                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 110                 struct opcode *group;
 111                 struct group_dual *gdual;
 112         } u;
 113 };
 114
 115 struct group_dual {
 116         struct opcode mod012[8];
 117         struct opcode mod3[8];
 118 };
 119
 120 /* EFLAGS bit definitions. */
 121 #define EFLG_ID (1<<21)
 122 #define EFLG_VIP (1<<20)
 123 #define EFLG_VIF (1<<19)
 124 #define EFLG_AC (1<<18)
 125 #define EFLG_VM (1<<17)
 126 #define EFLG_RF (1<<16)
 127 #define EFLG_IOPL (3<<12)
 128 #define EFLG_NT (1<<14)
 129 #define EFLG_OF (1<<11)
 130 #define EFLG_DF (1<<10)
 131 #define EFLG_IF (1<<9)
 132 #define EFLG_TF (1<<8)
 133 #define EFLG_SF (1<<7)
 134 #define EFLG_ZF (1<<6)
 135 #define EFLG_AF (1<<4)
 136 #define EFLG_PF (1<<2)
 137 #define EFLG_CF (1<<0)
 138
 139 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 140 #define EFLG_RESERVED_ONE_MASK 2
 141
 142 /*
 143  * Instruction emulation:
 144  * Most instructions are emulated directly via a fragment of inline assembly
 145  * code. This allows us to save/restore EFLAGS and thus very easily pick up
 146  * any modified flags.
 147  */
 148
 149 #if defined(CONFIG_X86_64)
 150 #define _LO32 "k"               /* force 32-bit operand */
 151 #define _STK  "%%rsp"           /* stack pointer */
 152 #elif defined(__i386__)
 153 #define _LO32 ""                /* force 32-bit operand */
 154 #define _STK  "%%esp"           /* stack pointer */
 155 #endif
 156
 157 /*
 158  * These EFLAGS bits are restored from saved value during emulation, and
 159  * any changes are written back to the saved value after emulation.
 160  */
 161 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 162
 163 /* Before executing instruction: restore necessary bits in EFLAGS. */
 164 #define _PRE_EFLAGS(_sav, _msk, _tmp)                                   \
 165         /* EFLAGS = (_sav & _msk) | (EFLAGS & ~_msk); _sav &= ~_msk; */ \
 166         "movl %"_sav",%"_LO32 _tmp"; "                                  \
 167         "push %"_tmp"; "                                                \
 168         "push %"_tmp"; "                                                \
 169         "movl %"_msk",%"_LO32 _tmp"; "                                  \
 170         "andl %"_LO32 _tmp",("_STK"); "                                 \
 171         "pushf; "                                                       \
 172         "notl %"_LO32 _tmp"; "                                          \
 173         "andl %"_LO32 _tmp",("_STK"); "                                 \
 174         "andl %"_LO32 _tmp","__stringify(BITS_PER_LONG/4)"("_STK"); "   \
 175         "pop  %"_tmp"; "                                                \
 176         "orl  %"_LO32 _tmp",("_STK"); "                                 \
 177         "popf; "                                                        \
 178         "pop  %"_sav"; "
 179
 180 /* After executing instruction: write-back necessary bits in EFLAGS. */
 181 #define _POST_EFLAGS(_sav, _msk, _tmp) \
 182         /* _sav |= EFLAGS & _msk; */            \
 183         "pushf; "                               \
 184         "pop  %"_tmp"; "                        \
 185         "andl %"_msk",%"_LO32 _tmp"; "          \
 186         "orl  %"_LO32 _tmp",%"_sav"; "
 187
 188 #ifdef CONFIG_X86_64
 189 #define ON64(x) x
 190 #else
 191 #define ON64(x)
 192 #endif
 193
 194 #define ____emulate_2op(_op, _src, _dst, _eflags, _x, _y, _suffix)      \
 195         do {                                                            \
 196                 __asm__ __volatile__ (                                  \
 197                         _PRE_EFLAGS("0", "4", "2")                      \
 198                         _op _suffix " %"_x"3,%1; "                      \
 199                         _POST_EFLAGS("0", "4", "2")                     \
 200                         : "=m" (_eflags), "=m" ((_dst).val),            \
 201                           "=&r" (_tmp)                                  \
 202                         : _y ((_src).val), "i" (EFLAGS_MASK));          \
 203         } while (0)
 204
 205
 206 /* Raw emulation: instruction has two explicit operands. */
 207 #define __emulate_2op_nobyte(_op,_src,_dst,_eflags,_wx,_wy,_lx,_ly,_qx,_qy) \
 208         do {                                                            \
 209                 unsigned long _tmp;                                     \
 210                                                                         \
 211                 switch ((_dst).bytes) {                                 \
 212                 case 2:                                                 \
 213                         ____emulate_2op(_op,_src,_dst,_eflags,_wx,_wy,"w"); \
 214                         break;                                          \
 215                 case 4:                                                 \
 216                         ____emulate_2op(_op,_src,_dst,_eflags,_lx,_ly,"l"); \
 217                         break;                                          \
 218                 case 8:                                                 \
 219                         ON64(____emulate_2op(_op,_src,_dst,_eflags,_qx,_qy,"q")); \
 220                         break;                                          \
 221                 }                                                       \
 222         } while (0)
 223
 224 #define __emulate_2op(_op,_src,_dst,_eflags,_bx,_by,_wx,_wy,_lx,_ly,_qx,_qy) \
 225         do {                                                                 \
 226                 unsigned long _tmp;                                          \
 227                 switch ((_dst).bytes) {                                      \
 228                 case 1:                                                      \
 229                         ____emulate_2op(_op,_src,_dst,_eflags,_bx,_by,"b");  \
 230                         break;                                               \
 231                 default:                                                     \
 232                         __emulate_2op_nobyte(_op, _src, _dst, _eflags,       \
 233                                              _wx, _wy, _lx, _ly, _qx, _qy);  \
 234                         break;                                               \
 235                 }                                                            \
 236         } while (0)
 237
 238 /* Source operand is byte-sized and may be restricted to just %cl. */
 239 #define emulate_2op_SrcB(_op, _src, _dst, _eflags)                      \
 240         __emulate_2op(_op, _src, _dst, _eflags,                         \
 241                       "b", "c", "b", "c", "b", "c", "b", "c")
 242
 243 /* Source operand is byte, word, long or quad sized. */
 244 #define emulate_2op_SrcV(_op, _src, _dst, _eflags)                      \
 245         __emulate_2op(_op, _src, _dst, _eflags,                         \
 246                       "b", "q", "w", "r", _LO32, "r", "", "r")
 247
 248 /* Source operand is word, long or quad sized. */
 249 #define emulate_2op_SrcV_nobyte(_op, _src, _dst, _eflags)               \
 250         __emulate_2op_nobyte(_op, _src, _dst, _eflags,                  \
 251                              "w", "r", _LO32, "r", "", "r")
 252
 253 /* Instruction has three operands and one operand is stored in ECX register */
 254 #define __emulate_2op_cl(_op, _cl, _src, _dst, _eflags, _suffix, _type)         \
 255         do {                                                                    \
 256                 unsigned long _tmp;                                             \
 257                 _type _clv  = (_cl).val;                                        \
 258                 _type _srcv = (_src).val;                                       \
 259                 _type _dstv = (_dst).val;                                       \
 260                                                                                 \
 261                 __asm__ __volatile__ (                                          \
 262                         _PRE_EFLAGS("0", "5", "2")                              \
 263                         _op _suffix " %4,%1 \n"                                 \
 264                         _POST_EFLAGS("0", "5", "2")                             \
 265                         : "=m" (_eflags), "+r" (_dstv), "=&r" (_tmp)            \
 266                         : "c" (_clv) , "r" (_srcv), "i" (EFLAGS_MASK)           \
 267                         );                                                      \
 268                                                                                 \
 269                 (_cl).val  = (unsigned long) _clv;                              \
 270                 (_src).val = (unsigned long) _srcv;                             \
 271                 (_dst).val = (unsigned long) _dstv;                             \
 272         } while (0)
 273
 274 #define emulate_2op_cl(_op, _cl, _src, _dst, _eflags)                           \
 275         do {                                                                    \
 276                 switch ((_dst).bytes) {                                         \
 277                 case 2:                                                         \
 278                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
 279                                                 "w", unsigned short);           \
 280                         break;                                                  \
 281                 case 4:                                                         \
 282                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
 283                                                 "l", unsigned int);             \
 284                         break;                                                  \
 285                 case 8:                                                         \
 286                         ON64(__emulate_2op_cl(_op, _cl, _src, _dst, _eflags,    \
 287                                                 "q", unsigned long));           \
 288                         break;                                                  \
 289                 }                                                               \
 290         } while (0)
 291
 292 #define __emulate_1op(_op, _dst, _eflags, _suffix)                      \
 293         do {                                                            \
 294                 unsigned long _tmp;                                     \
 295                                                                         \
 296                 __asm__ __volatile__ (                                  \
 297                         _PRE_EFLAGS("0", "3", "2")                      \
 298                         _op _suffix " %1; "                             \
 299                         _POST_EFLAGS("0", "3", "2")                     \
 300                         : "=m" (_eflags), "+m" ((_dst).val),            \
 301                           "=&r" (_tmp)                                  \
 302                         : "i" (EFLAGS_MASK));                           \
 303         } while (0)
 304
 305 /* Instruction has only one explicit operand (no source operand). */
 306 #define emulate_1op(_op, _dst, _eflags)                                    \
 307         do {                                                            \
 308                 switch ((_dst).bytes) {                                 \
 309                 case 1: __emulate_1op(_op, _dst, _eflags, "b"); break;  \
 310                 case 2: __emulate_1op(_op, _dst, _eflags, "w"); break;  \
 311                 case 4: __emulate_1op(_op, _dst, _eflags, "l"); break;  \
 312                 case 8: ON64(__emulate_1op(_op, _dst, _eflags, "q")); break; \
 313                 }                                                       \
 314         } while (0)
 315
 316 /* Fetch next part of the instruction being emulated. */
 317 #define insn_fetch(_type, _size, _eip)                                  \
 318 ({      unsigned long _x;                                               \
 319         rc = do_insn_fetch(ctxt, ops, (_eip), &_x, (_size));            \
 320         if (rc != X86EMUL_CONTINUE)                                     \
 321                 goto done;                                              \
 322         (_eip) += (_size);                                              \
 323         (_type)_x;                                                      \
 324 })
 325
 326 #define insn_fetch_arr(_arr, _size, _eip)                                \
 327 ({      rc = do_insn_fetch(ctxt, ops, (_eip), _arr, (_size));           \
 328         if (rc != X86EMUL_CONTINUE)                                     \
 329                 goto done;                                              \
 330         (_eip) += (_size);                                              \
 331 })
 332
 333 static inline unsigned long ad_mask(struct decode_cache *c)
 334 {
 335         return (1UL << (c->ad_bytes << 3)) - 1;
 336 }
 337
 338 /* Access/update address held in a register, based on addressing mode. */
 339 static inline unsigned long
 340 address_mask(struct decode_cache *c, unsigned long reg)
 341 {
 342         if (c->ad_bytes == sizeof(unsigned long))
 343                 return reg;
 344         else
 345                 return reg & ad_mask(c);
 346 }
 347
 348 static inline unsigned long
 349 register_address(struct decode_cache *c, unsigned long base, unsigned long reg)
 350 {
 351         return base + address_mask(c, reg);
 352 }
 353
 354 static inline void
 355 register_address_increment(struct decode_cache *c, unsigned long *reg, int inc)
 356 {
 357         if (c->ad_bytes == sizeof(unsigned long))
 358                 *reg += inc;
 359         else
 360                 *reg = (*reg & ~ad_mask(c)) | ((*reg + inc) & ad_mask(c));
 361 }
 362
 363 static inline void jmp_rel(struct decode_cache *c, int rel)
 364 {
 365         register_address_increment(c, &c->eip, rel);
 366 }
 367
 368 static void set_seg_override(struct decode_cache *c, int seg)
 369 {
 370         c->has_seg_override = true;
 371         c->seg_override = seg;
 372 }
 373
 374 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt,
 375                               struct x86_emulate_ops *ops, int seg)
 376 {
 377         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 378                 return 0;
 379
 380         return ops->get_cached_segment_base(seg, ctxt->vcpu);
 381 }
 382
 383 static unsigned long seg_override_base(struct x86_emulate_ctxt *ctxt,
 384                                        struct x86_emulate_ops *ops,
 385                                        struct decode_cache *c)
 386 {
 387         if (!c->has_seg_override)
 388                 return 0;
 389
 390         return seg_base(ctxt, ops, c->seg_override);
 391 }
 392
 393 static unsigned long es_base(struct x86_emulate_ctxt *ctxt,
 394                              struct x86_emulate_ops *ops)
 395 {
 396         return seg_base(ctxt, ops, VCPU_SREG_ES);
 397 }
 398
 399 static unsigned long ss_base(struct x86_emulate_ctxt *ctxt,
 400                              struct x86_emulate_ops *ops)
 401 {
 402         return seg_base(ctxt, ops, VCPU_SREG_SS);
 403 }
 404
 405 static void emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 406                                       u32 error, bool valid)
 407 {
 408         ctxt->exception = vec;
 409         ctxt->error_code = error;
 410         ctxt->error_code_valid = valid;
 411         ctxt->restart = false;
 412 }
 413
 414 static void emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 415 {
 416         emulate_exception(ctxt, GP_VECTOR, err, true);
 417 }
 418
 419 static void emulate_pf(struct x86_emulate_ctxt *ctxt, unsigned long addr,
 420                        int err)
 421 {
 422         ctxt->cr2 = addr;
 423         emulate_exception(ctxt, PF_VECTOR, err, true);
 424 }
 425
 426 static void emulate_ud(struct x86_emulate_ctxt *ctxt)
 427 {
 428         emulate_exception(ctxt, UD_VECTOR, 0, false);
 429 }
 430
 431 static void emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 432 {
 433         emulate_exception(ctxt, TS_VECTOR, err, true);
 434 }
 435
 436 static int do_fetch_insn_byte(struct x86_emulate_ctxt *ctxt,
 437                               struct x86_emulate_ops *ops,
 438                               unsigned long eip, u8 *dest)
 439 {
 440         struct fetch_cache *fc = &ctxt->decode.fetch;
 441         int rc;
 442         int size, cur_size;
 443
 444         if (eip == fc->end) {
 445                 cur_size = fc->end - fc->start;
 446                 size = min(15UL - cur_size, PAGE_SIZE - offset_in_page(eip));
 447                 rc = ops->fetch(ctxt->cs_base + eip, fc->data + cur_size,
 448                                 size, ctxt->vcpu, NULL);
 449                 if (rc != X86EMUL_CONTINUE)
 450                         return rc;
 451                 fc->end += size;
 452         }
 453         *dest = fc->data[eip - fc->start];
 454         return X86EMUL_CONTINUE;
 455 }
 456
 457 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 458                          struct x86_emulate_ops *ops,
 459                          unsigned long eip, void *dest, unsigned size)
 460 {
 461         int rc;
 462
 463         /* x86 instructions are limited to 15 bytes. */
 464         if (eip + size - ctxt->eip > 15)
 465                 return X86EMUL_UNHANDLEABLE;
 466         while (size--) {
 467                 rc = do_fetch_insn_byte(ctxt, ops, eip++, dest++);
 468                 if (rc != X86EMUL_CONTINUE)
 469                         return rc;
 470         }
 471         return X86EMUL_CONTINUE;
 472 }
 473
 474 /*
 475  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 476  * pointer into the block that addresses the relevant register.
 477  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 478  */
 479 static void *decode_register(u8 modrm_reg, unsigned long *regs,
 480                              int highbyte_regs)
 481 {
 482         void *p;
 483
 484         p = &regs[modrm_reg];
 485         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 486                 p = (unsigned char *)&regs[modrm_reg & 3] + 1;
 487         return p;
 488 }
 489
 490 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 491                            struct x86_emulate_ops *ops,
 492                            void *ptr,
 493                            u16 *size, unsigned long *address, int op_bytes)
 494 {
 495         int rc;
 496
 497         if (op_bytes == 2)
 498                 op_bytes = 3;
 499         *address = 0;
 500         rc = ops->read_std((unsigned long)ptr, (unsigned long *)size, 2,
 501                            ctxt->vcpu, NULL);
 502         if (rc != X86EMUL_CONTINUE)
 503                 return rc;
 504         rc = ops->read_std((unsigned long)ptr + 2, address, op_bytes,
 505                            ctxt->vcpu, NULL);
 506         return rc;
 507 }
 508
 509 static int test_cc(unsigned int condition, unsigned int flags)
 510 {
 511         int rc = 0;
 512
 513         switch ((condition & 15) >> 1) {
 514         case 0: /* o */
 515                 rc |= (flags & EFLG_OF);
 516                 break;
 517         case 1: /* b/c/nae */
 518                 rc |= (flags & EFLG_CF);
 519                 break;
 520         case 2: /* z/e */
 521                 rc |= (flags & EFLG_ZF);
 522                 break;
 523         case 3: /* be/na */
 524                 rc |= (flags & (EFLG_CF|EFLG_ZF));
 525                 break;
 526         case 4: /* s */
 527                 rc |= (flags & EFLG_SF);
 528                 break;
 529         case 5: /* p/pe */
 530                 rc |= (flags & EFLG_PF);
 531                 break;
 532         case 7: /* le/ng */
 533                 rc |= (flags & EFLG_ZF);
 534                 /* fall through */
 535         case 6: /* l/nge */
 536                 rc |= (!(flags & EFLG_SF) != !(flags & EFLG_OF));
 537                 break;
 538         }
 539
 540         /* Odd condition identifiers (lsb == 1) have inverted sense. */
 541         return (!!rc ^ (condition & 1));
 542 }
 543
 544 static void decode_register_operand(struct operand *op,
 545                                     struct decode_cache *c,
 546                                     int inhibit_bytereg)
 547 {
 548         unsigned reg = c->modrm_reg;
 549         int highbyte_regs = c->rex_prefix == 0;
 550
 551         if (!(c->d & ModRM))
 552                 reg = (c->b & 7) | ((c->rex_prefix & 1) << 3);
 553         op->type = OP_REG;
 554         if ((c->d & ByteOp) && !inhibit_bytereg) {
 555                 op->ptr = decode_register(reg, c->regs, highbyte_regs);
 556                 op->val = *(u8 *)op->ptr;
 557                 op->bytes = 1;
 558         } else {
 559                 op->ptr = decode_register(reg, c->regs, 0);
 560                 op->bytes = c->op_bytes;
 561                 switch (op->bytes) {
 562                 case 2:
 563                         op->val = *(u16 *)op->ptr;
 564                         break;
 565                 case 4:
 566                         op->val = *(u32 *)op->ptr;
 567                         break;
 568                 case 8:
 569                         op->val = *(u64 *) op->ptr;
 570                         break;
 571                 }
 572         }
 573         op->orig_val = op->val;
 574 }
 575
 576 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
 577                         struct x86_emulate_ops *ops)
 578 {
 579         struct decode_cache *c = &ctxt->decode;
 580         u8 sib;
 581         int index_reg = 0, base_reg = 0, scale;
 582         int rc = X86EMUL_CONTINUE;
 583
 584         if (c->rex_prefix) {
 585                 c->modrm_reg = (c->rex_prefix & 4) << 1;        /* REX.R */
 586                 index_reg = (c->rex_prefix & 2) << 2; /* REX.X */
 587                 c->modrm_rm = base_reg = (c->rex_prefix & 1) << 3; /* REG.B */
 588         }
 589
 590         c->modrm = insn_fetch(u8, 1, c->eip);
 591         c->modrm_mod |= (c->modrm & 0xc0) >> 6;
 592         c->modrm_reg |= (c->modrm & 0x38) >> 3;
 593         c->modrm_rm |= (c->modrm & 0x07);
 594         c->modrm_ea = 0;
 595         c->use_modrm_ea = 1;
 596
 597         if (c->modrm_mod == 3) {
 598                 c->modrm_ptr = decode_register(c->modrm_rm,
 599                                                c->regs, c->d & ByteOp);
 600                 c->modrm_val = *(unsigned long *)c->modrm_ptr;
 601                 return rc;
 602         }
 603
 604         if (c->ad_bytes == 2) {
 605                 unsigned bx = c->regs[VCPU_REGS_RBX];
 606                 unsigned bp = c->regs[VCPU_REGS_RBP];
 607                 unsigned si = c->regs[VCPU_REGS_RSI];
 608                 unsigned di = c->regs[VCPU_REGS_RDI];
 609
 610                 /* 16-bit ModR/M decode. */
 611                 switch (c->modrm_mod) {
 612                 case 0:
 613                         if (c->modrm_rm == 6)
 614                                 c->modrm_ea += insn_fetch(u16, 2, c->eip);
 615                         break;
 616                 case 1:
 617                         c->modrm_ea += insn_fetch(s8, 1, c->eip);
 618                         break;
 619                 case 2:
 620                         c->modrm_ea += insn_fetch(u16, 2, c->eip);
 621                         break;
 622                 }
 623                 switch (c->modrm_rm) {
 624                 case 0:
 625                         c->modrm_ea += bx + si;
 626                         break;
 627                 case 1:
 628                         c->modrm_ea += bx + di;
 629                         break;
 630                 case 2:
 631                         c->modrm_ea += bp + si;
 632                         break;
 633                 case 3:
 634                         c->modrm_ea += bp + di;
 635                         break;
 636                 case 4:
 637                         c->modrm_ea += si;
 638                         break;
 639                 case 5:
 640                         c->modrm_ea += di;
 641                         break;
 642                 case 6:
 643                         if (c->modrm_mod != 0)
 644                                 c->modrm_ea += bp;
 645                         break;
 646                 case 7:
 647                         c->modrm_ea += bx;
 648                         break;
 649                 }
 650                 if (c->modrm_rm == 2 || c->modrm_rm == 3 ||
 651                     (c->modrm_rm == 6 && c->modrm_mod != 0))
 652                         if (!c->has_seg_override)
 653                                 set_seg_override(c, VCPU_SREG_SS);
 654                 c->modrm_ea = (u16)c->modrm_ea;
 655         } else {
 656                 /* 32/64-bit ModR/M decode. */
 657                 if ((c->modrm_rm & 7) == 4) {
 658                         sib = insn_fetch(u8, 1, c->eip);
 659                         index_reg |= (sib >> 3) & 7;
 660                         base_reg |= sib & 7;
 661                         scale = sib >> 6;
 662
 663                         if ((base_reg & 7) == 5 && c->modrm_mod == 0)
 664                                 c->modrm_ea += insn_fetch(s32, 4, c->eip);
 665                         else
 666                                 c->modrm_ea += c->regs[base_reg];
 667                         if (index_reg != 4)
 668                                 c->modrm_ea += c->regs[index_reg] << scale;
 669                 } else if ((c->modrm_rm & 7) == 5 && c->modrm_mod == 0) {
 670                         if (ctxt->mode == X86EMUL_MODE_PROT64)
 671                                 c->rip_relative = 1;
 672                 } else
 673                         c->modrm_ea += c->regs[c->modrm_rm];
 674                 switch (c->modrm_mod) {
 675                 case 0:
 676                         if (c->modrm_rm == 5)
 677                                 c->modrm_ea += insn_fetch(s32, 4, c->eip);
 678                         break;
 679                 case 1:
 680                         c->modrm_ea += insn_fetch(s8, 1, c->eip);
 681                         break;
 682                 case 2:
 683                         c->modrm_ea += insn_fetch(s32, 4, c->eip);
 684                         break;
 685                 }
 686         }
 687 done:
 688         return rc;
 689 }
 690
 691 static int decode_abs(struct x86_emulate_ctxt *ctxt,
 692                       struct x86_emulate_ops *ops)
 693 {
 694         struct decode_cache *c = &ctxt->decode;
 695         int rc = X86EMUL_CONTINUE;
 696
 697         switch (c->ad_bytes) {
 698         case 2:
 699                 c->modrm_ea = insn_fetch(u16, 2, c->eip);
 700                 break;
 701         case 4:
 702                 c->modrm_ea = insn_fetch(u32, 4, c->eip);
 703                 break;
 704         case 8:
 705                 c->modrm_ea = insn_fetch(u64, 8, c->eip);
 706                 break;
 707         }
 708 done:
 709         return rc;
 710 }
 711
 712 static int read_emulated(struct x86_emulate_ctxt *ctxt,
 713                          struct x86_emulate_ops *ops,
 714                          unsigned long addr, void *dest, unsigned size)
 715 {
 716         int rc;
 717         struct read_cache *mc = &ctxt->decode.mem_read;
 718         u32 err;
 719
 720         while (size) {
 721                 int n = min(size, 8u);
 722                 size -= n;
 723                 if (mc->pos < mc->end)
 724                         goto read_cached;
 725
 726                 rc = ops->read_emulated(addr, mc->data + mc->end, n, &err,
 727                                         ctxt->vcpu);
 728                 if (rc == X86EMUL_PROPAGATE_FAULT)
 729                         emulate_pf(ctxt, addr, err);
 730                 if (rc != X86EMUL_CONTINUE)
 731                         return rc;
 732                 mc->end += n;
 733
 734         read_cached:
 735                 memcpy(dest, mc->data + mc->pos, n);
 736                 mc->pos += n;
 737                 dest += n;
 738                 addr += n;
 739         }
 740         return X86EMUL_CONTINUE;
 741 }
 742
 743 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
 744                            struct x86_emulate_ops *ops,
 745                            unsigned int size, unsigned short port,
 746                            void *dest)
 747 {
 748         struct read_cache *rc = &ctxt->decode.io_read;
 749
 750         if (rc->pos == rc->end) { /* refill pio read ahead */
 751                 struct decode_cache *c = &ctxt->decode;
 752                 unsigned int in_page, n;
 753                 unsigned int count = c->rep_prefix ?
 754                         address_mask(c, c->regs[VCPU_REGS_RCX]) : 1;
 755                 in_page = (ctxt->eflags & EFLG_DF) ?
 756                         offset_in_page(c->regs[VCPU_REGS_RDI]) :
 757                         PAGE_SIZE - offset_in_page(c->regs[VCPU_REGS_RDI]);
 758                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
 759                         count);
 760                 if (n == 0)
 761                         n = 1;
 762                 rc->pos = rc->end = 0;
 763                 if (!ops->pio_in_emulated(size, port, rc->data, n, ctxt->vcpu))
 764                         return 0;
 765                 rc->end = n * size;
 766         }
 767
 768         memcpy(dest, rc->data + rc->pos, size);
 769         rc->pos += size;
 770         return 1;
 771 }
 772
 773 static u32 desc_limit_scaled(struct desc_struct *desc)
 774 {
 775         u32 limit = get_desc_limit(desc);
 776
 777         return desc->g ? (limit << 12) | 0xfff : limit;
 778 }
 779
 780 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
 781                                      struct x86_emulate_ops *ops,
 782                                      u16 selector, struct desc_ptr *dt)
 783 {
 784         if (selector & 1 << 2) {
 785                 struct desc_struct desc;
 786                 memset (dt, 0, sizeof *dt);
 787                 if (!ops->get_cached_descriptor(&desc, VCPU_SREG_LDTR, ctxt->vcpu))
 788                         return;
 789
 790                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
 791                 dt->address = get_desc_base(&desc);
 792         } else
 793                 ops->get_gdt(dt, ctxt->vcpu);
 794 }
 795
 796 /* allowed just for 8 bytes segments */
 797 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
 798                                    struct x86_emulate_ops *ops,
 799                                    u16 selector, struct desc_struct *desc)
 800 {
 801         struct desc_ptr dt;
 802         u16 index = selector >> 3;
 803         int ret;
 804         u32 err;
 805         ulong addr;
 806
 807         get_descriptor_table_ptr(ctxt, ops, selector, &dt);
 808
 809         if (dt.size < index * 8 + 7) {
 810                 emulate_gp(ctxt, selector & 0xfffc);
 811                 return X86EMUL_PROPAGATE_FAULT;
 812         }
 813         addr = dt.address + index * 8;
 814         ret = ops->read_std(addr, desc, sizeof *desc, ctxt->vcpu,  &err);
 815         if (ret == X86EMUL_PROPAGATE_FAULT)
 816                 emulate_pf(ctxt, addr, err);
 817
 818        return ret;
 819 }
 820
 821 /* allowed just for 8 bytes segments */
 822 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
 823                                     struct x86_emulate_ops *ops,
 824                                     u16 selector, struct desc_struct *desc)
 825 {
 826         struct desc_ptr dt;
 827         u16 index = selector >> 3;
 828         u32 err;
 829         ulong addr;
 830         int ret;
 831
 832         get_descriptor_table_ptr(ctxt, ops, selector, &dt);
 833
 834         if (dt.size < index * 8 + 7) {
 835                 emulate_gp(ctxt, selector & 0xfffc);
 836                 return X86EMUL_PROPAGATE_FAULT;
 837         }
 838
 839         addr = dt.address + index * 8;
 840         ret = ops->write_std(addr, desc, sizeof *desc, ctxt->vcpu, &err);
 841         if (ret == X86EMUL_PROPAGATE_FAULT)
 842                 emulate_pf(ctxt, addr, err);
 843
 844         return ret;
 845 }
 846
 847 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
 848                                    struct x86_emulate_ops *ops,
 849                                    u16 selector, int seg)
 850 {
 851         struct desc_struct seg_desc;
 852         u8 dpl, rpl, cpl;
 853         unsigned err_vec = GP_VECTOR;
 854         u32 err_code = 0;
 855         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
 856         int ret;
 857
 858         memset(&seg_desc, 0, sizeof seg_desc);
 859
 860         if ((seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86)
 861             || ctxt->mode == X86EMUL_MODE_REAL) {
 862                 /* set real mode segment descriptor */
 863                 set_desc_base(&seg_desc, selector << 4);
 864                 set_desc_limit(&seg_desc, 0xffff);
 865                 seg_desc.type = 3;
 866                 seg_desc.p = 1;
 867                 seg_desc.s = 1;
 868                 goto load;
 869         }
 870
 871         /* NULL selector is not valid for TR, CS and SS */
 872         if ((seg == VCPU_SREG_CS || seg == VCPU_SREG_SS || seg == VCPU_SREG_TR)
 873             && null_selector)
 874                 goto exception;
 875
 876         /* TR should be in GDT only */
 877         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
 878                 goto exception;
 879
 880         if (null_selector) /* for NULL selector skip all following checks */
 881                 goto load;
 882
 883         ret = read_segment_descriptor(ctxt, ops, selector, &seg_desc);
 884         if (ret != X86EMUL_CONTINUE)
 885                 return ret;
 886
 887         err_code = selector & 0xfffc;
 888         err_vec = GP_VECTOR;
 889
 890         /* can't load system descriptor into segment selecor */
 891         if (seg <= VCPU_SREG_GS && !seg_desc.s)
 892                 goto exception;
 893
 894         if (!seg_desc.p) {
 895                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
 896                 goto exception;
 897         }
 898
 899         rpl = selector & 3;
 900         dpl = seg_desc.dpl;
 901         cpl = ops->cpl(ctxt->vcpu);
 902
 903         switch (seg) {
 904         case VCPU_SREG_SS:
 905                 /*
 906                  * segment is not a writable data segment or segment
 907                  * selector's RPL != CPL or segment selector's RPL != CPL
 908                  */
 909                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
 910                         goto exception;
 911                 break;
 912         case VCPU_SREG_CS:
 913                 if (!(seg_desc.type & 8))
 914                         goto exception;
 915
 916                 if (seg_desc.type & 4) {
 917                         /* conforming */
 918                         if (dpl > cpl)
 919                                 goto exception;
 920                 } else {
 921                         /* nonconforming */
 922                         if (rpl > cpl || dpl != cpl)
 923                                 goto exception;
 924                 }
 925                 /* CS(RPL) <- CPL */
 926                 selector = (selector & 0xfffc) | cpl;
 927                 break;
 928         case VCPU_SREG_TR:
 929                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
 930                         goto exception;
 931                 break;
 932         case VCPU_SREG_LDTR:
 933                 if (seg_desc.s || seg_desc.type != 2)
 934                         goto exception;
 935                 break;
 936         default: /*  DS, ES, FS, or GS */
 937                 /*
 938                  * segment is not a data or readable code segment or
 939                  * ((segment is a data or nonconforming code segment)
 940                  * and (both RPL and CPL > DPL))
 941                  */
 942                 if ((seg_desc.type & 0xa) == 0x8 ||
 943                     (((seg_desc.type & 0xc) != 0xc) &&
 944                      (rpl > dpl && cpl > dpl)))
 945                         goto exception;
 946                 break;
 947         }
 948
 949         if (seg_desc.s) {
 950                 /* mark segment as accessed */
 951                 seg_desc.type |= 1;
 952                 ret = write_segment_descriptor(ctxt, ops, selector, &seg_desc);
 953                 if (ret != X86EMUL_CONTINUE)
 954                         return ret;
 955         }
 956 load:
 957         ops->set_segment_selector(selector, seg, ctxt->vcpu);
 958         ops->set_cached_descriptor(&seg_desc, seg, ctxt->vcpu);
 959         return X86EMUL_CONTINUE;
 960 exception:
 961         emulate_exception(ctxt, err_vec, err_code, true);
 962         return X86EMUL_PROPAGATE_FAULT;
 963 }
 964
 965 static inline int writeback(struct x86_emulate_ctxt *ctxt,
 966                             struct x86_emulate_ops *ops)
 967 {
 968         int rc;
 969         struct decode_cache *c = &ctxt->decode;
 970         u32 err;
 971
 972         switch (c->dst.type) {
 973         case OP_REG:
 974                 /* The 4-byte case *is* correct:
 975                  * in 64-bit mode we zero-extend.
 976                  */
 977                 switch (c->dst.bytes) {
 978                 case 1:
 979                         *(u8 *)c->dst.ptr = (u8)c->dst.val;
 980                         break;
 981                 case 2:
 982                         *(u16 *)c->dst.ptr = (u16)c->dst.val;
 983                         break;
 984                 case 4:
 985                         *c->dst.ptr = (u32)c->dst.val;
 986                         break;  /* 64b: zero-ext */
 987                 case 8:
 988                         *c->dst.ptr = c->dst.val;
 989                         break;
 990                 }
 991                 break;
 992         case OP_MEM:
 993                 if (c->lock_prefix)
 994                         rc = ops->cmpxchg_emulated(
 995                                         (unsigned long)c->dst.ptr,
 996                                         &c->dst.orig_val,
 997                                         &c->dst.val,
 998                                         c->dst.bytes,
 999                                         &err,
1000                                         ctxt->vcpu);
1001                 else
1002                         rc = ops->write_emulated(
1003                                         (unsigned long)c->dst.ptr,
1004                                         &c->dst.val,
1005                                         c->dst.bytes,
1006                                         &err,
1007                                         ctxt->vcpu);
1008                 if (rc == X86EMUL_PROPAGATE_FAULT)
1009                         emulate_pf(ctxt,
1010                                               (unsigned long)c->dst.ptr, err);
1011                 if (rc != X86EMUL_CONTINUE)
1012                         return rc;
1013                 break;
1014         case OP_NONE:
1015                 /* no writeback */
1016                 break;
1017         default:
1018                 break;
1019         }
1020         return X86EMUL_CONTINUE;
1021 }
1022
1023 static inline void emulate_push(struct x86_emulate_ctxt *ctxt,
1024                                 struct x86_emulate_ops *ops)
1025 {
1026         struct decode_cache *c = &ctxt->decode;
1027
1028         c->dst.type  = OP_MEM;
1029         c->dst.bytes = c->op_bytes;
1030         c->dst.val = c->src.val;
1031         register_address_increment(c, &c->regs[VCPU_REGS_RSP], -c->op_bytes);
1032         c->dst.ptr = (void *) register_address(c, ss_base(ctxt, ops),
1033                                                c->regs[VCPU_REGS_RSP]);
1034 }
1035
1036 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1037                        struct x86_emulate_ops *ops,
1038                        void *dest, int len)
1039 {
1040         struct decode_cache *c = &ctxt->decode;
1041         int rc;
1042
1043         rc = read_emulated(ctxt, ops, register_address(c, ss_base(ctxt, ops),
1044                                                        c->regs[VCPU_REGS_RSP]),
1045                            dest, len);
1046         if (rc != X86EMUL_CONTINUE)
1047                 return rc;
1048
1049         register_address_increment(c, &c->regs[VCPU_REGS_RSP], len);
1050         return rc;
1051 }
1052
1053 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1054                        struct x86_emulate_ops *ops,
1055                        void *dest, int len)
1056 {
1057         int rc;
1058         unsigned long val, change_mask;
1059         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1060         int cpl = ops->cpl(ctxt->vcpu);
1061
1062         rc = emulate_pop(ctxt, ops, &val, len);
1063         if (rc != X86EMUL_CONTINUE)
1064                 return rc;
1065
1066         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1067                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1068
1069         switch(ctxt->mode) {
1070         case X86EMUL_MODE_PROT64:
1071         case X86EMUL_MODE_PROT32:
1072         case X86EMUL_MODE_PROT16:
1073                 if (cpl == 0)
1074                         change_mask |= EFLG_IOPL;
1075                 if (cpl <= iopl)
1076                         change_mask |= EFLG_IF;
1077                 break;
1078         case X86EMUL_MODE_VM86:
1079                 if (iopl < 3) {
1080                         emulate_gp(ctxt, 0);
1081                         return X86EMUL_PROPAGATE_FAULT;
1082                 }
1083                 change_mask |= EFLG_IF;
1084                 break;
1085         default: /* real mode */
1086                 change_mask |= (EFLG_IOPL | EFLG_IF);
1087                 break;
1088         }
1089
1090         *(unsigned long *)dest =
1091                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1092
1093         return rc;
1094 }
1095
1096 static void emulate_push_sreg(struct x86_emulate_ctxt *ctxt,
1097                               struct x86_emulate_ops *ops, int seg)
1098 {
1099         struct decode_cache *c = &ctxt->decode;
1100
1101         c->src.val = ops->get_segment_selector(seg, ctxt->vcpu);
1102
1103         emulate_push(ctxt, ops);
1104 }
1105
1106 static int emulate_pop_sreg(struct x86_emulate_ctxt *ctxt,
1107                              struct x86_emulate_ops *ops, int seg)
1108 {
1109         struct decode_cache *c = &ctxt->decode;
1110         unsigned long selector;
1111         int rc;
1112
1113         rc = emulate_pop(ctxt, ops, &selector, c->op_bytes);
1114         if (rc != X86EMUL_CONTINUE)
1115                 return rc;
1116
1117         rc = load_segment_descriptor(ctxt, ops, (u16)selector, seg);
1118         return rc;
1119 }
1120
1121 static int emulate_pusha(struct x86_emulate_ctxt *ctxt,
1122                           struct x86_emulate_ops *ops)
1123 {
1124         struct decode_cache *c = &ctxt->decode;
1125         unsigned long old_esp = c->regs[VCPU_REGS_RSP];
1126         int rc = X86EMUL_CONTINUE;
1127         int reg = VCPU_REGS_RAX;
1128
1129         while (reg <= VCPU_REGS_RDI) {
1130                 (reg == VCPU_REGS_RSP) ?
1131                 (c->src.val = old_esp) : (c->src.val = c->regs[reg]);
1132
1133                 emulate_push(ctxt, ops);
1134
1135                 rc = writeback(ctxt, ops);
1136                 if (rc != X86EMUL_CONTINUE)
1137                         return rc;
1138
1139                 ++reg;
1140         }
1141
1142         /* Disable writeback. */
1143         c->dst.type = OP_NONE;
1144
1145         return rc;
1146 }
1147
1148 static int emulate_popa(struct x86_emulate_ctxt *ctxt,
1149                         struct x86_emulate_ops *ops)
1150 {
1151         struct decode_cache *c = &ctxt->decode;
1152         int rc = X86EMUL_CONTINUE;
1153         int reg = VCPU_REGS_RDI;
1154
1155         while (reg >= VCPU_REGS_RAX) {
1156                 if (reg == VCPU_REGS_RSP) {
1157                         register_address_increment(c, &c->regs[VCPU_REGS_RSP],
1158                                                         c->op_bytes);
1159                         --reg;
1160                 }
1161
1162                 rc = emulate_pop(ctxt, ops, &c->regs[reg], c->op_bytes);
1163                 if (rc != X86EMUL_CONTINUE)
1164                         break;
1165                 --reg;
1166         }
1167         return rc;
1168 }
1169
1170 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt,
1171                              struct x86_emulate_ops *ops)
1172 {
1173         struct decode_cache *c = &ctxt->decode;
1174         int rc = X86EMUL_CONTINUE;
1175         unsigned long temp_eip = 0;
1176         unsigned long temp_eflags = 0;
1177         unsigned long cs = 0;
1178         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1179                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1180                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1181         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1182
1183         /* TODO: Add stack limit check */
1184
1185         rc = emulate_pop(ctxt, ops, &temp_eip, c->op_bytes);
1186
1187         if (rc != X86EMUL_CONTINUE)
1188                 return rc;
1189
1190         if (temp_eip & ~0xffff) {
1191                 emulate_gp(ctxt, 0);
1192                 return X86EMUL_PROPAGATE_FAULT;
1193         }
1194
1195         rc = emulate_pop(ctxt, ops, &cs, c->op_bytes);
1196
1197         if (rc != X86EMUL_CONTINUE)
1198                 return rc;
1199
1200         rc = emulate_pop(ctxt, ops, &temp_eflags, c->op_bytes);
1201
1202         if (rc != X86EMUL_CONTINUE)
1203                 return rc;
1204
1205         rc = load_segment_descriptor(ctxt, ops, (u16)cs, VCPU_SREG_CS);
1206
1207         if (rc != X86EMUL_CONTINUE)
1208                 return rc;
1209
1210         c->eip = temp_eip;
1211
1212
1213         if (c->op_bytes == 4)
1214                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1215         else if (c->op_bytes == 2) {
1216                 ctxt->eflags &= ~0xffff;
1217                 ctxt->eflags |= temp_eflags;
1218         }
1219
1220         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1221         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1222
1223         return rc;
1224 }
1225
1226 static inline int emulate_iret(struct x86_emulate_ctxt *ctxt,
1227                                     struct x86_emulate_ops* ops)
1228 {
1229         switch(ctxt->mode) {
1230         case X86EMUL_MODE_REAL:
1231                 return emulate_iret_real(ctxt, ops);
1232         case X86EMUL_MODE_VM86:
1233         case X86EMUL_MODE_PROT16:
1234         case X86EMUL_MODE_PROT32:
1235         case X86EMUL_MODE_PROT64:
1236         default:
1237                 /* iret from protected mode unimplemented yet */
1238                 return X86EMUL_UNHANDLEABLE;
1239         }
1240 }
1241
1242 static inline int emulate_grp1a(struct x86_emulate_ctxt *ctxt,
1243                                 struct x86_emulate_ops *ops)
1244 {
1245         struct decode_cache *c = &ctxt->decode;
1246
1247         return emulate_pop(ctxt, ops, &c->dst.val, c->dst.bytes);
1248 }
1249
1250 static inline void emulate_grp2(struct x86_emulate_ctxt *ctxt)
1251 {
1252         struct decode_cache *c = &ctxt->decode;
1253         switch (c->modrm_reg) {
1254         case 0: /* rol */
1255                 emulate_2op_SrcB("rol", c->src, c->dst, ctxt->eflags);
1256                 break;
1257         case 1: /* ror */
1258                 emulate_2op_SrcB("ror", c->src, c->dst, ctxt->eflags);
1259                 break;
1260         case 2: /* rcl */
1261                 emulate_2op_SrcB("rcl", c->src, c->dst, ctxt->eflags);
1262                 break;
1263         case 3: /* rcr */
1264                 emulate_2op_SrcB("rcr", c->src, c->dst, ctxt->eflags);
1265                 break;
1266         case 4: /* sal/shl */
1267         case 6: /* sal/shl */
1268                 emulate_2op_SrcB("sal", c->src, c->dst, ctxt->eflags);
1269                 break;
1270         case 5: /* shr */
1271                 emulate_2op_SrcB("shr", c->src, c->dst, ctxt->eflags);
1272                 break;
1273         case 7: /* sar */
1274                 emulate_2op_SrcB("sar", c->src, c->dst, ctxt->eflags);
1275                 break;
1276         }
1277 }
1278
1279 static inline int emulate_grp3(struct x86_emulate_ctxt *ctxt,
1280                                struct x86_emulate_ops *ops)
1281 {
1282         struct decode_cache *c = &ctxt->decode;
1283
1284         switch (c->modrm_reg) {
1285         case 0 ... 1:   /* test */
1286                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
1287                 break;
1288         case 2: /* not */
1289                 c->dst.val = ~c->dst.val;
1290                 break;
1291         case 3: /* neg */
1292                 emulate_1op("neg", c->dst, ctxt->eflags);
1293                 break;
1294         default:
1295                 return 0;
1296         }
1297         return 1;
1298 }
1299
1300 static inline int emulate_grp45(struct x86_emulate_ctxt *ctxt,
1301                                struct x86_emulate_ops *ops)
1302 {
1303         struct decode_cache *c = &ctxt->decode;
1304
1305         switch (c->modrm_reg) {
1306         case 0: /* inc */
1307                 emulate_1op("inc", c->dst, ctxt->eflags);
1308                 break;
1309         case 1: /* dec */
1310                 emulate_1op("dec", c->dst, ctxt->eflags);
1311                 break;
1312         case 2: /* call near abs */ {
1313                 long int old_eip;
1314                 old_eip = c->eip;
1315                 c->eip = c->src.val;
1316                 c->src.val = old_eip;
1317                 emulate_push(ctxt, ops);
1318                 break;
1319         }
1320         case 4: /* jmp abs */
1321                 c->eip = c->src.val;
1322                 break;
1323         case 6: /* push */
1324                 emulate_push(ctxt, ops);
1325                 break;
1326         }
1327         return X86EMUL_CONTINUE;
1328 }
1329
1330 static inline int emulate_grp9(struct x86_emulate_ctxt *ctxt,
1331                                struct x86_emulate_ops *ops)
1332 {
1333         struct decode_cache *c = &ctxt->decode;
1334         u64 old = c->dst.orig_val64;
1335
1336         if (((u32) (old >> 0) != (u32) c->regs[VCPU_REGS_RAX]) ||
1337             ((u32) (old >> 32) != (u32) c->regs[VCPU_REGS_RDX])) {
1338                 c->regs[VCPU_REGS_RAX] = (u32) (old >> 0);
1339                 c->regs[VCPU_REGS_RDX] = (u32) (old >> 32);
1340                 ctxt->eflags &= ~EFLG_ZF;
1341         } else {
1342                 c->dst.val64 = ((u64)c->regs[VCPU_REGS_RCX] << 32) |
1343                         (u32) c->regs[VCPU_REGS_RBX];
1344
1345                 ctxt->eflags |= EFLG_ZF;
1346         }
1347         return X86EMUL_CONTINUE;
1348 }
1349
1350 static int emulate_ret_far(struct x86_emulate_ctxt *ctxt,
1351                            struct x86_emulate_ops *ops)
1352 {
1353         struct decode_cache *c = &ctxt->decode;
1354         int rc;
1355         unsigned long cs;
1356
1357         rc = emulate_pop(ctxt, ops, &c->eip, c->op_bytes);
1358         if (rc != X86EMUL_CONTINUE)
1359                 return rc;
1360         if (c->op_bytes == 4)
1361                 c->eip = (u32)c->eip;
1362         rc = emulate_pop(ctxt, ops, &cs, c->op_bytes);
1363         if (rc != X86EMUL_CONTINUE)
1364                 return rc;
1365         rc = load_segment_descriptor(ctxt, ops, (u16)cs, VCPU_SREG_CS);
1366         return rc;
1367 }
1368
1369 static inline void
1370 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
1371                         struct x86_emulate_ops *ops, struct desc_struct *cs,
1372                         struct desc_struct *ss)
1373 {
1374         memset(cs, 0, sizeof(struct desc_struct));
1375         ops->get_cached_descriptor(cs, VCPU_SREG_CS, ctxt->vcpu);
1376         memset(ss, 0, sizeof(struct desc_struct));
1377
1378         cs->l = 0;              /* will be adjusted later */
1379         set_desc_base(cs, 0);   /* flat segment */
1380         cs->g = 1;              /* 4kb granularity */
1381         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
1382         cs->type = 0x0b;        /* Read, Execute, Accessed */
1383         cs->s = 1;
1384         cs->dpl = 0;            /* will be adjusted later */
1385         cs->p = 1;
1386         cs->d = 1;
1387
1388         set_desc_base(ss, 0);   /* flat segment */
1389         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
1390         ss->g = 1;              /* 4kb granularity */
1391         ss->s = 1;
1392         ss->type = 0x03;        /* Read/Write, Accessed */
1393         ss->d = 1;              /* 32bit stack segment */
1394         ss->dpl = 0;
1395         ss->p = 1;
1396 }
1397
1398 static int
1399 emulate_syscall(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1400 {
1401         struct decode_cache *c = &ctxt->decode;
1402         struct desc_struct cs, ss;
1403         u64 msr_data;
1404         u16 cs_sel, ss_sel;
1405
1406         /* syscall is not available in real mode */
1407         if (ctxt->mode == X86EMUL_MODE_REAL ||
1408             ctxt->mode == X86EMUL_MODE_VM86) {
1409                 emulate_ud(ctxt);
1410                 return X86EMUL_PROPAGATE_FAULT;
1411         }
1412
1413         setup_syscalls_segments(ctxt, ops, &cs, &ss);
1414
1415         ops->get_msr(ctxt->vcpu, MSR_STAR, &msr_data);
1416         msr_data >>= 32;
1417         cs_sel = (u16)(msr_data & 0xfffc);
1418         ss_sel = (u16)(msr_data + 8);
1419
1420         if (is_long_mode(ctxt->vcpu)) {
1421                 cs.d = 0;
1422                 cs.l = 1;
1423         }
1424         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
1425         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
1426         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
1427         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
1428
1429         c->regs[VCPU_REGS_RCX] = c->eip;
1430         if (is_long_mode(ctxt->vcpu)) {
1431 #ifdef CONFIG_X86_64
1432                 c->regs[VCPU_REGS_R11] = ctxt->eflags & ~EFLG_RF;
1433
1434                 ops->get_msr(ctxt->vcpu,
1435                              ctxt->mode == X86EMUL_MODE_PROT64 ?
1436                              MSR_LSTAR : MSR_CSTAR, &msr_data);
1437                 c->eip = msr_data;
1438
1439                 ops->get_msr(ctxt->vcpu, MSR_SYSCALL_MASK, &msr_data);
1440                 ctxt->eflags &= ~(msr_data | EFLG_RF);
1441 #endif
1442         } else {
1443                 /* legacy mode */
1444                 ops->get_msr(ctxt->vcpu, MSR_STAR, &msr_data);
1445                 c->eip = (u32)msr_data;
1446
1447                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
1448         }
1449
1450         return X86EMUL_CONTINUE;
1451 }
1452
1453 static int
1454 emulate_sysenter(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1455 {
1456         struct decode_cache *c = &ctxt->decode;
1457         struct desc_struct cs, ss;
1458         u64 msr_data;
1459         u16 cs_sel, ss_sel;
1460
1461         /* inject #GP if in real mode */
1462         if (ctxt->mode == X86EMUL_MODE_REAL) {
1463                 emulate_gp(ctxt, 0);
1464                 return X86EMUL_PROPAGATE_FAULT;
1465         }
1466
1467         /* XXX sysenter/sysexit have not been tested in 64bit mode.
1468         * Therefore, we inject an #UD.
1469         */
1470         if (ctxt->mode == X86EMUL_MODE_PROT64) {
1471                 emulate_ud(ctxt);
1472                 return X86EMUL_PROPAGATE_FAULT;
1473         }
1474
1475         setup_syscalls_segments(ctxt, ops, &cs, &ss);
1476
1477         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_CS, &msr_data);
1478         switch (ctxt->mode) {
1479         case X86EMUL_MODE_PROT32:
1480                 if ((msr_data & 0xfffc) == 0x0) {
1481                         emulate_gp(ctxt, 0);
1482                         return X86EMUL_PROPAGATE_FAULT;
1483                 }
1484                 break;
1485         case X86EMUL_MODE_PROT64:
1486                 if (msr_data == 0x0) {
1487                         emulate_gp(ctxt, 0);
1488                         return X86EMUL_PROPAGATE_FAULT;
1489                 }
1490                 break;
1491         }
1492
1493         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
1494         cs_sel = (u16)msr_data;
1495         cs_sel &= ~SELECTOR_RPL_MASK;
1496         ss_sel = cs_sel + 8;
1497         ss_sel &= ~SELECTOR_RPL_MASK;
1498         if (ctxt->mode == X86EMUL_MODE_PROT64
1499                 || is_long_mode(ctxt->vcpu)) {
1500                 cs.d = 0;
1501                 cs.l = 1;
1502         }
1503
1504         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
1505         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
1506         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
1507         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
1508
1509         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_EIP, &msr_data);
1510         c->eip = msr_data;
1511
1512         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_ESP, &msr_data);
1513         c->regs[VCPU_REGS_RSP] = msr_data;
1514
1515         return X86EMUL_CONTINUE;
1516 }
1517
1518 static int
1519 emulate_sysexit(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
1520 {
1521         struct decode_cache *c = &ctxt->decode;
1522         struct desc_struct cs, ss;
1523         u64 msr_data;
1524         int usermode;
1525         u16 cs_sel, ss_sel;
1526
1527         /* inject #GP if in real mode or Virtual 8086 mode */
1528         if (ctxt->mode == X86EMUL_MODE_REAL ||
1529             ctxt->mode == X86EMUL_MODE_VM86) {
1530                 emulate_gp(ctxt, 0);
1531                 return X86EMUL_PROPAGATE_FAULT;
1532         }
1533
1534         setup_syscalls_segments(ctxt, ops, &cs, &ss);
1535
1536         if ((c->rex_prefix & 0x8) != 0x0)
1537                 usermode = X86EMUL_MODE_PROT64;
1538         else
1539                 usermode = X86EMUL_MODE_PROT32;
1540
1541         cs.dpl = 3;
1542         ss.dpl = 3;
1543         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_CS, &msr_data);
1544         switch (usermode) {
1545         case X86EMUL_MODE_PROT32:
1546                 cs_sel = (u16)(msr_data + 16);
1547                 if ((msr_data & 0xfffc) == 0x0) {
1548                         emulate_gp(ctxt, 0);
1549                         return X86EMUL_PROPAGATE_FAULT;
1550                 }
1551                 ss_sel = (u16)(msr_data + 24);
1552                 break;
1553         case X86EMUL_MODE_PROT64:
1554                 cs_sel = (u16)(msr_data + 32);
1555                 if (msr_data == 0x0) {
1556                         emulate_gp(ctxt, 0);
1557                         return X86EMUL_PROPAGATE_FAULT;
1558                 }
1559                 ss_sel = cs_sel + 8;
1560                 cs.d = 0;
1561                 cs.l = 1;
1562                 break;
1563         }
1564         cs_sel |= SELECTOR_RPL_MASK;
1565         ss_sel |= SELECTOR_RPL_MASK;
1566
1567         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
1568         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
1569         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
1570         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
1571
1572         c->eip = c->regs[VCPU_REGS_RDX];
1573         c->regs[VCPU_REGS_RSP] = c->regs[VCPU_REGS_RCX];
1574
1575         return X86EMUL_CONTINUE;
1576 }
1577
1578 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt,
1579                               struct x86_emulate_ops *ops)
1580 {
1581         int iopl;
1582         if (ctxt->mode == X86EMUL_MODE_REAL)
1583                 return false;
1584         if (ctxt->mode == X86EMUL_MODE_VM86)
1585                 return true;
1586         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1587         return ops->cpl(ctxt->vcpu) > iopl;
1588 }
1589
1590 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
1591                                             struct x86_emulate_ops *ops,
1592                                             u16 port, u16 len)
1593 {
1594         struct desc_struct tr_seg;
1595         int r;
1596         u16 io_bitmap_ptr;
1597         u8 perm, bit_idx = port & 0x7;
1598         unsigned mask = (1 << len) - 1;
1599
1600         ops->get_cached_descriptor(&tr_seg, VCPU_SREG_TR, ctxt->vcpu);
1601         if (!tr_seg.p)
1602                 return false;
1603         if (desc_limit_scaled(&tr_seg) < 103)
1604                 return false;
1605         r = ops->read_std(get_desc_base(&tr_seg) + 102, &io_bitmap_ptr, 2,
1606                           ctxt->vcpu, NULL);
1607         if (r != X86EMUL_CONTINUE)
1608                 return false;
1609         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
1610                 return false;
1611         r = ops->read_std(get_desc_base(&tr_seg) + io_bitmap_ptr + port/8,
1612                           &perm, 1, ctxt->vcpu, NULL);
1613         if (r != X86EMUL_CONTINUE)
1614                 return false;
1615         if ((perm >> bit_idx) & mask)
1616                 return false;
1617         return true;
1618 }
1619
1620 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
1621                                  struct x86_emulate_ops *ops,
1622                                  u16 port, u16 len)
1623 {
1624         if (emulator_bad_iopl(ctxt, ops))
1625                 if (!emulator_io_port_access_allowed(ctxt, ops, port, len))
1626                         return false;
1627         return true;
1628 }
1629
1630 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
1631                                 struct x86_emulate_ops *ops,
1632                                 struct tss_segment_16 *tss)
1633 {
1634         struct decode_cache *c = &ctxt->decode;
1635
1636         tss->ip = c->eip;
1637         tss->flag = ctxt->eflags;
1638         tss->ax = c->regs[VCPU_REGS_RAX];
1639         tss->cx = c->regs[VCPU_REGS_RCX];
1640         tss->dx = c->regs[VCPU_REGS_RDX];
1641         tss->bx = c->regs[VCPU_REGS_RBX];
1642         tss->sp = c->regs[VCPU_REGS_RSP];
1643         tss->bp = c->regs[VCPU_REGS_RBP];
1644         tss->si = c->regs[VCPU_REGS_RSI];
1645         tss->di = c->regs[VCPU_REGS_RDI];
1646
1647         tss->es = ops->get_segment_selector(VCPU_SREG_ES, ctxt->vcpu);
1648         tss->cs = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
1649         tss->ss = ops->get_segment_selector(VCPU_SREG_SS, ctxt->vcpu);
1650         tss->ds = ops->get_segment_selector(VCPU_SREG_DS, ctxt->vcpu);
1651         tss->ldt = ops->get_segment_selector(VCPU_SREG_LDTR, ctxt->vcpu);
1652 }
1653
1654 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
1655                                  struct x86_emulate_ops *ops,
1656                                  struct tss_segment_16 *tss)
1657 {
1658         struct decode_cache *c = &ctxt->decode;
1659         int ret;
1660
1661         c->eip = tss->ip;
1662         ctxt->eflags = tss->flag | 2;
1663         c->regs[VCPU_REGS_RAX] = tss->ax;
1664         c->regs[VCPU_REGS_RCX] = tss->cx;
1665         c->regs[VCPU_REGS_RDX] = tss->dx;
1666         c->regs[VCPU_REGS_RBX] = tss->bx;
1667         c->regs[VCPU_REGS_RSP] = tss->sp;
1668         c->regs[VCPU_REGS_RBP] = tss->bp;
1669         c->regs[VCPU_REGS_RSI] = tss->si;
1670         c->regs[VCPU_REGS_RDI] = tss->di;
1671
1672         /*
1673          * SDM says that segment selectors are loaded before segment
1674          * descriptors
1675          */
1676         ops->set_segment_selector(tss->ldt, VCPU_SREG_LDTR, ctxt->vcpu);
1677         ops->set_segment_selector(tss->es, VCPU_SREG_ES, ctxt->vcpu);
1678         ops->set_segment_selector(tss->cs, VCPU_SREG_CS, ctxt->vcpu);
1679         ops->set_segment_selector(tss->ss, VCPU_SREG_SS, ctxt->vcpu);
1680         ops->set_segment_selector(tss->ds, VCPU_SREG_DS, ctxt->vcpu);
1681
1682         /*
1683          * Now load segment descriptors. If fault happenes at this stage
1684          * it is handled in a context of new task
1685          */
1686         ret = load_segment_descriptor(ctxt, ops, tss->ldt, VCPU_SREG_LDTR);
1687         if (ret != X86EMUL_CONTINUE)
1688                 return ret;
1689         ret = load_segment_descriptor(ctxt, ops, tss->es, VCPU_SREG_ES);
1690         if (ret != X86EMUL_CONTINUE)
1691                 return ret;
1692         ret = load_segment_descriptor(ctxt, ops, tss->cs, VCPU_SREG_CS);
1693         if (ret != X86EMUL_CONTINUE)
1694                 return ret;
1695         ret = load_segment_descriptor(ctxt, ops, tss->ss, VCPU_SREG_SS);
1696         if (ret != X86EMUL_CONTINUE)
1697                 return ret;
1698         ret = load_segment_descriptor(ctxt, ops, tss->ds, VCPU_SREG_DS);
1699         if (ret != X86EMUL_CONTINUE)
1700                 return ret;
1701
1702         return X86EMUL_CONTINUE;
1703 }
1704
1705 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
1706                           struct x86_emulate_ops *ops,
1707                           u16 tss_selector, u16 old_tss_sel,
1708                           ulong old_tss_base, struct desc_struct *new_desc)
1709 {
1710         struct tss_segment_16 tss_seg;
1711         int ret;
1712         u32 err, new_tss_base = get_desc_base(new_desc);
1713
1714         ret = ops->read_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
1715                             &err);
1716         if (ret == X86EMUL_PROPAGATE_FAULT) {
1717                 /* FIXME: need to provide precise fault address */
1718                 emulate_pf(ctxt, old_tss_base, err);
1719                 return ret;
1720         }
1721
1722         save_state_to_tss16(ctxt, ops, &tss_seg);
1723
1724         ret = ops->write_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
1725                              &err);
1726         if (ret == X86EMUL_PROPAGATE_FAULT) {
1727                 /* FIXME: need to provide precise fault address */
1728                 emulate_pf(ctxt, old_tss_base, err);
1729                 return ret;
1730         }
1731
1732         ret = ops->read_std(new_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
1733                             &err);
1734         if (ret == X86EMUL_PROPAGATE_FAULT) {
1735                 /* FIXME: need to provide precise fault address */
1736                 emulate_pf(ctxt, new_tss_base, err);
1737                 return ret;
1738         }
1739
1740         if (old_tss_sel != 0xffff) {
1741                 tss_seg.prev_task_link = old_tss_sel;
1742
1743                 ret = ops->write_std(new_tss_base,
1744                                      &tss_seg.prev_task_link,
1745                                      sizeof tss_seg.prev_task_link,
1746                                      ctxt->vcpu, &err);
1747                 if (ret == X86EMUL_PROPAGATE_FAULT) {
1748                         /* FIXME: need to provide precise fault address */
1749                         emulate_pf(ctxt, new_tss_base, err);
1750                         return ret;
1751                 }
1752         }
1753
1754         return load_state_from_tss16(ctxt, ops, &tss_seg);
1755 }
1756
1757 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
1758                                 struct x86_emulate_ops *ops,
1759                                 struct tss_segment_32 *tss)
1760 {
1761         struct decode_cache *c = &ctxt->decode;
1762
1763         tss->cr3 = ops->get_cr(3, ctxt->vcpu);
1764         tss->eip = c->eip;
1765         tss->eflags = ctxt->eflags;
1766         tss->eax = c->regs[VCPU_REGS_RAX];
1767         tss->ecx = c->regs[VCPU_REGS_RCX];
1768         tss->edx = c->regs[VCPU_REGS_RDX];
1769         tss->ebx = c->regs[VCPU_REGS_RBX];
1770         tss->esp = c->regs[VCPU_REGS_RSP];
1771         tss->ebp = c->regs[VCPU_REGS_RBP];
1772         tss->esi = c->regs[VCPU_REGS_RSI];
1773         tss->edi = c->regs[VCPU_REGS_RDI];
1774
1775         tss->es = ops->get_segment_selector(VCPU_SREG_ES, ctxt->vcpu);
1776         tss->cs = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
1777         tss->ss = ops->get_segment_selector(VCPU_SREG_SS, ctxt->vcpu);
1778         tss->ds = ops->get_segment_selector(VCPU_SREG_DS, ctxt->vcpu);
1779         tss->fs = ops->get_segment_selector(VCPU_SREG_FS, ctxt->vcpu);
1780         tss->gs = ops->get_segment_selector(VCPU_SREG_GS, ctxt->vcpu);
1781         tss->ldt_selector = ops->get_segment_selector(VCPU_SREG_LDTR, ctxt->vcpu);
1782 }
1783
1784 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
1785                                  struct x86_emulate_ops *ops,
1786                                  struct tss_segment_32 *tss)
1787 {
1788         struct decode_cache *c = &ctxt->decode;
1789         int ret;
1790
1791         if (ops->set_cr(3, tss->cr3, ctxt->vcpu)) {
1792                 emulate_gp(ctxt, 0);
1793                 return X86EMUL_PROPAGATE_FAULT;
1794         }
1795         c->eip = tss->eip;
1796         ctxt->eflags = tss->eflags | 2;
1797         c->regs[VCPU_REGS_RAX] = tss->eax;
1798         c->regs[VCPU_REGS_RCX] = tss->ecx;
1799         c->regs[VCPU_REGS_RDX] = tss->edx;
1800         c->regs[VCPU_REGS_RBX] = tss->ebx;
1801         c->regs[VCPU_REGS_RSP] = tss->esp;
1802         c->regs[VCPU_REGS_RBP] = tss->ebp;
1803         c->regs[VCPU_REGS_RSI] = tss->esi;
1804         c->regs[VCPU_REGS_RDI] = tss->edi;
1805
1806         /*
1807          * SDM says that segment selectors are loaded before segment
1808          * descriptors
1809          */
1810         ops->set_segment_selector(tss->ldt_selector, VCPU_SREG_LDTR, ctxt->vcpu);
1811         ops->set_segment_selector(tss->es, VCPU_SREG_ES, ctxt->vcpu);
1812         ops->set_segment_selector(tss->cs, VCPU_SREG_CS, ctxt->vcpu);
1813         ops->set_segment_selector(tss->ss, VCPU_SREG_SS, ctxt->vcpu);
1814         ops->set_segment_selector(tss->ds, VCPU_SREG_DS, ctxt->vcpu);
1815         ops->set_segment_selector(tss->fs, VCPU_SREG_FS, ctxt->vcpu);
1816         ops->set_segment_selector(tss->gs, VCPU_SREG_GS, ctxt->vcpu);
1817
1818         /*
1819          * Now load segment descriptors. If fault happenes at this stage
1820          * it is handled in a context of new task
1821          */
1822         ret = load_segment_descriptor(ctxt, ops, tss->ldt_selector, VCPU_SREG_LDTR);
1823         if (ret != X86EMUL_CONTINUE)
1824                 return ret;
1825         ret = load_segment_descriptor(ctxt, ops, tss->es, VCPU_SREG_ES);
1826         if (ret != X86EMUL_CONTINUE)
1827                 return ret;
1828         ret = load_segment_descriptor(ctxt, ops, tss->cs, VCPU_SREG_CS);
1829         if (ret != X86EMUL_CONTINUE)
1830                 return ret;
1831         ret = load_segment_descriptor(ctxt, ops, tss->ss, VCPU_SREG_SS);
1832         if (ret != X86EMUL_CONTINUE)
1833                 return ret;
1834         ret = load_segment_descriptor(ctxt, ops, tss->ds, VCPU_SREG_DS);
1835         if (ret != X86EMUL_CONTINUE)
1836                 return ret;
1837         ret = load_segment_descriptor(ctxt, ops, tss->fs, VCPU_SREG_FS);
1838         if (ret != X86EMUL_CONTINUE)
1839                 return ret;
1840         ret = load_segment_descriptor(ctxt, ops, tss->gs, VCPU_SREG_GS);
1841         if (ret != X86EMUL_CONTINUE)
1842                 return ret;
1843
1844         return X86EMUL_CONTINUE;
1845 }
1846
1847 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
1848                           struct x86_emulate_ops *ops,
1849                           u16 tss_selector, u16 old_tss_sel,
1850                           ulong old_tss_base, struct desc_struct *new_desc)
1851 {
1852         struct tss_segment_32 tss_seg;
1853         int ret;
1854         u32 err, new_tss_base = get_desc_base(new_desc);
1855
1856         ret = ops->read_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
1857                             &err);
1858         if (ret == X86EMUL_PROPAGATE_FAULT) {
1859                 /* FIXME: need to provide precise fault address */
1860                 emulate_pf(ctxt, old_tss_base, err);
1861                 return ret;
1862         }
1863
1864         save_state_to_tss32(ctxt, ops, &tss_seg);
1865
1866         ret = ops->write_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
1867                              &err);
1868         if (ret == X86EMUL_PROPAGATE_FAULT) {
1869                 /* FIXME: need to provide precise fault address */
1870                 emulate_pf(ctxt, old_tss_base, err);
1871                 return ret;
1872         }
1873
1874         ret = ops->read_std(new_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
1875                             &err);
1876         if (ret == X86EMUL_PROPAGATE_FAULT) {
1877                 /* FIXME: need to provide precise fault address */
1878                 emulate_pf(ctxt, new_tss_base, err);
1879                 return ret;
1880         }
1881
1882         if (old_tss_sel != 0xffff) {
1883                 tss_seg.prev_task_link = old_tss_sel;
1884
1885                 ret = ops->write_std(new_tss_base,
1886                                      &tss_seg.prev_task_link,
1887                                      sizeof tss_seg.prev_task_link,
1888                                      ctxt->vcpu, &err);
1889                 if (ret == X86EMUL_PROPAGATE_FAULT) {
1890                         /* FIXME: need to provide precise fault address */
1891                         emulate_pf(ctxt, new_tss_base, err);
1892                         return ret;
1893                 }
1894         }
1895
1896         return load_state_from_tss32(ctxt, ops, &tss_seg);
1897 }
1898
1899 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
1900                                    struct x86_emulate_ops *ops,
1901                                    u16 tss_selector, int reason,
1902                                    bool has_error_code, u32 error_code)
1903 {
1904         struct desc_struct curr_tss_desc, next_tss_desc;
1905         int ret;
1906         u16 old_tss_sel = ops->get_segment_selector(VCPU_SREG_TR, ctxt->vcpu);
1907         ulong old_tss_base =
1908                 ops->get_cached_segment_base(VCPU_SREG_TR, ctxt->vcpu);
1909         u32 desc_limit;
1910
1911         /* FIXME: old_tss_base == ~0 ? */
1912
1913         ret = read_segment_descriptor(ctxt, ops, tss_selector, &next_tss_desc);
1914         if (ret != X86EMUL_CONTINUE)
1915                 return ret;
1916         ret = read_segment_descriptor(ctxt, ops, old_tss_sel, &curr_tss_desc);
1917         if (ret != X86EMUL_CONTINUE)
1918                 return ret;
1919
1920         /* FIXME: check that next_tss_desc is tss */
1921
1922         if (reason != TASK_SWITCH_IRET) {
1923                 if ((tss_selector & 3) > next_tss_desc.dpl ||
1924                     ops->cpl(ctxt->vcpu) > next_tss_desc.dpl) {
1925                         emulate_gp(ctxt, 0);
1926                         return X86EMUL_PROPAGATE_FAULT;
1927                 }
1928         }
1929
1930         desc_limit = desc_limit_scaled(&next_tss_desc);
1931         if (!next_tss_desc.p ||
1932             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
1933              desc_limit < 0x2b)) {
1934                 emulate_ts(ctxt, tss_selector & 0xfffc);
1935                 return X86EMUL_PROPAGATE_FAULT;
1936         }
1937
1938         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
1939                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
1940                 write_segment_descriptor(ctxt, ops, old_tss_sel,
1941                                          &curr_tss_desc);
1942         }
1943
1944         if (reason == TASK_SWITCH_IRET)
1945                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
1946
1947         /* set back link to prev task only if NT bit is set in eflags
1948            note that old_tss_sel is not used afetr this point */
1949         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
1950                 old_tss_sel = 0xffff;
1951
1952         if (next_tss_desc.type & 8)
1953                 ret = task_switch_32(ctxt, ops, tss_selector, old_tss_sel,
1954                                      old_tss_base, &next_tss_desc);
1955         else
1956                 ret = task_switch_16(ctxt, ops, tss_selector, old_tss_sel,
1957                                      old_tss_base, &next_tss_desc);
1958         if (ret != X86EMUL_CONTINUE)
1959                 return ret;
1960
1961         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
1962                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
1963
1964         if (reason != TASK_SWITCH_IRET) {
1965                 next_tss_desc.type |= (1 << 1); /* set busy flag */
1966                 write_segment_descriptor(ctxt, ops, tss_selector,
1967                                          &next_tss_desc);
1968         }
1969
1970         ops->set_cr(0,  ops->get_cr(0, ctxt->vcpu) | X86_CR0_TS, ctxt->vcpu);
1971         ops->set_cached_descriptor(&next_tss_desc, VCPU_SREG_TR, ctxt->vcpu);
1972         ops->set_segment_selector(tss_selector, VCPU_SREG_TR, ctxt->vcpu);
1973
1974         if (has_error_code) {
1975                 struct decode_cache *c = &ctxt->decode;
1976
1977                 c->op_bytes = c->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
1978                 c->lock_prefix = 0;
1979                 c->src.val = (unsigned long) error_code;
1980                 emulate_push(ctxt, ops);
1981         }
1982
1983         return ret;
1984 }
1985
1986 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
1987                          u16 tss_selector, int reason,
1988                          bool has_error_code, u32 error_code)
1989 {
1990         struct x86_emulate_ops *ops = ctxt->ops;
1991         struct decode_cache *c = &ctxt->decode;
1992         int rc;
1993
1994         c->eip = ctxt->eip;
1995         c->dst.type = OP_NONE;
1996
1997         rc = emulator_do_task_switch(ctxt, ops, tss_selector, reason,
1998                                      has_error_code, error_code);
1999
2000         if (rc == X86EMUL_CONTINUE) {
2001                 rc = writeback(ctxt, ops);
2002                 if (rc == X86EMUL_CONTINUE)
2003                         ctxt->eip = c->eip;
2004         }
2005
2006         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
2007 }
2008
2009 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, unsigned long base,
2010                             int reg, struct operand *op)
2011 {
2012         struct decode_cache *c = &ctxt->decode;
2013         int df = (ctxt->eflags & EFLG_DF) ? -1 : 1;
2014
2015         register_address_increment(c, &c->regs[reg], df * op->bytes);
2016         op->ptr = (unsigned long *)register_address(c,  base, c->regs[reg]);
2017 }
2018
2019 #define D(_y) { .flags = (_y) }
2020 #define N    D(0)
2021 #define G(_f, _g) { .flags = ((_f) | Group), .u.group = (_g) }
2022 #define GD(_f, _g) { .flags = ((_f) | Group | GroupDual), .u.gdual = (_g) }
2023 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
2024
2025 static struct opcode group1[] = {
2026         X7(D(Lock)), N
2027 };
2028
2029 static struct opcode group1A[] = {
2030         D(DstMem | SrcNone | ModRM | Mov | Stack), N, N, N, N, N, N, N,
2031 };
2032
2033 static struct opcode group3[] = {
2034         D(DstMem | SrcImm | ModRM), D(DstMem | SrcImm | ModRM),
2035         D(DstMem | SrcNone | ModRM | Lock), D(DstMem | SrcNone | ModRM | Lock),
2036         X4(D(Undefined)),
2037 };
2038
2039 static struct opcode group4[] = {
2040         D(ByteOp | DstMem | SrcNone | ModRM | Lock), D(ByteOp | DstMem | SrcNone | ModRM | Lock),
2041         N, N, N, N, N, N,
2042 };
2043
2044 static struct opcode group5[] = {
2045         D(DstMem | SrcNone | ModRM | Lock), D(DstMem | SrcNone | ModRM | Lock),
2046         D(SrcMem | ModRM | Stack), N,
2047         D(SrcMem | ModRM | Stack), D(SrcMemFAddr | ModRM | ImplicitOps),
2048         D(SrcMem | ModRM | Stack), N,
2049 };
2050
2051 static struct group_dual group7 = { {
2052         N, N, D(ModRM | SrcMem | Priv), D(ModRM | SrcMem | Priv),
2053         D(SrcNone | ModRM | DstMem | Mov), N,
2054         D(SrcMem16 | ModRM | Mov | Priv), D(SrcMem | ModRM | ByteOp | Priv),
2055 }, {
2056         D(SrcNone | ModRM | Priv), N, N, D(SrcNone | ModRM | Priv),
2057         D(SrcNone | ModRM | DstMem | Mov), N,
2058         D(SrcMem16 | ModRM | Mov | Priv), N,
2059 } };
2060
2061 static struct opcode group8[] = {
2062         N, N, N, N,
2063         D(DstMem | SrcImmByte | ModRM), D(DstMem | SrcImmByte | ModRM | Lock),
2064         D(DstMem | SrcImmByte | ModRM | Lock), D(DstMem | SrcImmByte | ModRM | Lock),
2065 };
2066
2067 static struct group_dual group9 = { {
2068         N, D(DstMem64 | ModRM | Lock), N, N, N, N, N, N,
2069 }, {
2070         N, N, N, N, N, N, N, N,
2071 } };
2072
2073 static struct opcode opcode_table[256] = {
2074         /* 0x00 - 0x07 */
2075         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2076         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
2077         D(ByteOp | DstAcc | SrcImm), D(DstAcc | SrcImm),
2078         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2079         /* 0x08 - 0x0F */
2080         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2081         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
2082         D(ByteOp | DstAcc | SrcImm), D(DstAcc | SrcImm),
2083         D(ImplicitOps | Stack | No64), N,
2084         /* 0x10 - 0x17 */
2085         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2086         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
2087         D(ByteOp | DstAcc | SrcImm), D(DstAcc | SrcImm),
2088         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2089         /* 0x18 - 0x1F */
2090         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2091         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
2092         D(ByteOp | DstAcc | SrcImm), D(DstAcc | SrcImm),
2093         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2094         /* 0x20 - 0x27 */
2095         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2096         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
2097         D(ByteOp | DstAcc | SrcImmByte), D(DstAcc | SrcImm), N, N,
2098         /* 0x28 - 0x2F */
2099         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2100         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
2101         D(ByteOp | DstAcc | SrcImmByte), D(DstAcc | SrcImm), N, N,
2102         /* 0x30 - 0x37 */
2103         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2104         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
2105         D(ByteOp | DstAcc | SrcImmByte), D(DstAcc | SrcImm), N, N,
2106         /* 0x38 - 0x3F */
2107         D(ByteOp | DstMem | SrcReg | ModRM), D(DstMem | SrcReg | ModRM),
2108         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
2109         D(ByteOp | DstAcc | SrcImm), D(DstAcc | SrcImm),
2110         N, N,
2111         /* 0x40 - 0x4F */
2112         X16(D(DstReg)),
2113         /* 0x50 - 0x57 */
2114         X8(D(SrcReg | Stack)),
2115         /* 0x58 - 0x5F */
2116         X8(D(DstReg | Stack)),
2117         /* 0x60 - 0x67 */
2118         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
2119         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
2120         N, N, N, N,
2121         /* 0x68 - 0x6F */
2122         D(SrcImm | Mov | Stack), N, D(SrcImmByte | Mov | Stack), N,
2123         D(DstDI | ByteOp | Mov | String), D(DstDI | Mov | String), /* insb, insw/insd */
2124         D(SrcSI | ByteOp | ImplicitOps | String), D(SrcSI | ImplicitOps | String), /* outsb, outsw/outsd */
2125         /* 0x70 - 0x7F */
2126         X16(D(SrcImmByte)),
2127         /* 0x80 - 0x87 */
2128         G(ByteOp | DstMem | SrcImm | ModRM | Group, group1),
2129         G(DstMem | SrcImm | ModRM | Group, group1),
2130         G(ByteOp | DstMem | SrcImm | ModRM | No64 | Group, group1),
2131         G(DstMem | SrcImmByte | ModRM | Group, group1),
2132         D(ByteOp | DstMem | SrcReg | ModRM), D(DstMem | SrcReg | ModRM),
2133         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2134         /* 0x88 - 0x8F */
2135         D(ByteOp | DstMem | SrcReg | ModRM | Mov), D(DstMem | SrcReg | ModRM | Mov),
2136         D(ByteOp | DstReg | SrcMem | ModRM | Mov), D(DstReg | SrcMem | ModRM | Mov),
2137         D(DstMem | SrcNone | ModRM | Mov), D(ModRM | DstReg),
2138         D(ImplicitOps | SrcMem16 | ModRM), G(0, group1A),
2139         /* 0x90 - 0x97 */
2140         D(DstReg), D(DstReg), D(DstReg), D(DstReg),     D(DstReg), D(DstReg), D(DstReg), D(DstReg),
2141         /* 0x98 - 0x9F */
2142         N, N, D(SrcImmFAddr | No64), N,
2143         D(ImplicitOps | Stack), D(ImplicitOps | Stack), N, N,
2144         /* 0xA0 - 0xA7 */
2145         D(ByteOp | DstAcc | SrcMem | Mov | MemAbs), D(DstAcc | SrcMem | Mov | MemAbs),
2146         D(ByteOp | DstMem | SrcAcc | Mov | MemAbs), D(DstMem | SrcAcc | Mov | MemAbs),
2147         D(ByteOp | SrcSI | DstDI | Mov | String), D(SrcSI | DstDI | Mov | String),
2148         D(ByteOp | SrcSI | DstDI | String), D(SrcSI | DstDI | String),
2149         /* 0xA8 - 0xAF */
2150         D(DstAcc | SrcImmByte | ByteOp), D(DstAcc | SrcImm), D(ByteOp | DstDI | Mov | String), D(DstDI | Mov | String),
2151         D(ByteOp | SrcSI | DstAcc | Mov | String), D(SrcSI | DstAcc | Mov | String),
2152         D(ByteOp | DstDI | String), D(DstDI | String),
2153         /* 0xB0 - 0xB7 */
2154         X8(D(ByteOp | DstReg | SrcImm | Mov)),
2155         /* 0xB8 - 0xBF */
2156         X8(D(DstReg | SrcImm | Mov)),
2157         /* 0xC0 - 0xC7 */
2158         D(ByteOp | DstMem | SrcImm | ModRM), D(DstMem | SrcImmByte | ModRM),
2159         N, D(ImplicitOps | Stack), N, N,
2160         D(ByteOp | DstMem | SrcImm | ModRM | Mov), D(DstMem | SrcImm | ModRM | Mov),
2161         /* 0xC8 - 0xCF */
2162         N, N, N, D(ImplicitOps | Stack),
2163         D(ImplicitOps), D(SrcImmByte), D(ImplicitOps | No64), D(ImplicitOps),
2164         /* 0xD0 - 0xD7 */
2165         D(ByteOp | DstMem | SrcImplicit | ModRM), D(DstMem | SrcImplicit | ModRM),
2166         D(ByteOp | DstMem | SrcImplicit | ModRM), D(DstMem | SrcImplicit | ModRM),
2167         N, N, N, N,
2168         /* 0xD8 - 0xDF */
2169         N, N, N, N, N, N, N, N,
2170         /* 0xE0 - 0xE7 */
2171         N, N, N, N,
2172         D(ByteOp | SrcImmUByte | DstAcc), D(SrcImmUByte | DstAcc),
2173         D(ByteOp | SrcImmUByte | DstAcc), D(SrcImmUByte | DstAcc),
2174         /* 0xE8 - 0xEF */
2175         D(SrcImm | Stack), D(SrcImm | ImplicitOps),
2176         D(SrcImmFAddr | No64), D(SrcImmByte | ImplicitOps),
2177         D(SrcNone | ByteOp | DstAcc), D(SrcNone | DstAcc),
2178         D(SrcNone | ByteOp | DstAcc), D(SrcNone | DstAcc),
2179         /* 0xF0 - 0xF7 */
2180         N, N, N, N,
2181         D(ImplicitOps | Priv), D(ImplicitOps), G(ByteOp, group3), G(0, group3),
2182         /* 0xF8 - 0xFF */
2183         D(ImplicitOps), N, D(ImplicitOps), D(ImplicitOps),
2184         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
2185 };
2186
2187 static struct opcode twobyte_table[256] = {
2188         /* 0x00 - 0x0F */
2189         N, GD(0, &group7), N, N,
2190         N, D(ImplicitOps), D(ImplicitOps | Priv), N,
2191         D(ImplicitOps | Priv), D(ImplicitOps | Priv), N, N,
2192         N, D(ImplicitOps | ModRM), N, N,
2193         /* 0x10 - 0x1F */
2194         N, N, N, N, N, N, N, N, D(ImplicitOps | ModRM), N, N, N, N, N, N, N,
2195         /* 0x20 - 0x2F */
2196         D(ModRM | ImplicitOps | Priv), D(ModRM | Priv),
2197         D(ModRM | ImplicitOps | Priv), D(ModRM | Priv),
2198         N, N, N, N,
2199         N, N, N, N, N, N, N, N,
2200         /* 0x30 - 0x3F */
2201         D(ImplicitOps | Priv), N, D(ImplicitOps | Priv), N,
2202         D(ImplicitOps), D(ImplicitOps | Priv), N, N,
2203         N, N, N, N, N, N, N, N,
2204         /* 0x40 - 0x4F */
2205         X16(D(DstReg | SrcMem | ModRM | Mov)),
2206         /* 0x50 - 0x5F */
2207         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2208         /* 0x60 - 0x6F */
2209         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2210         /* 0x70 - 0x7F */
2211         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2212         /* 0x80 - 0x8F */
2213         X16(D(SrcImm)),
2214         /* 0x90 - 0x9F */
2215         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2216         /* 0xA0 - 0xA7 */
2217         D(ImplicitOps | Stack), D(ImplicitOps | Stack),
2218         N, D(DstMem | SrcReg | ModRM | BitOp),
2219         D(DstMem | SrcReg | Src2ImmByte | ModRM),
2220         D(DstMem | SrcReg | Src2CL | ModRM), N, N,
2221         /* 0xA8 - 0xAF */
2222         D(ImplicitOps | Stack), D(ImplicitOps | Stack),
2223         N, D(DstMem | SrcReg | ModRM | BitOp | Lock),
2224         D(DstMem | SrcReg | Src2ImmByte | ModRM),
2225         D(DstMem | SrcReg | Src2CL | ModRM),
2226         D(ModRM), N,
2227         /* 0xB0 - 0xB7 */
2228         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
2229         N, D(DstMem | SrcReg | ModRM | BitOp | Lock),
2230         N, N, D(ByteOp | DstReg | SrcMem | ModRM | Mov),
2231             D(DstReg | SrcMem16 | ModRM | Mov),
2232         /* 0xB8 - 0xBF */
2233         N, N,
2234         G(0, group8), D(DstMem | SrcReg | ModRM | BitOp | Lock),
2235         N, N, D(ByteOp | DstReg | SrcMem | ModRM | Mov),
2236             D(DstReg | SrcMem16 | ModRM | Mov),
2237         /* 0xC0 - 0xCF */
2238         N, N, N, D(DstMem | SrcReg | ModRM | Mov),
2239         N, N, N, GD(0, &group9),
2240         N, N, N, N, N, N, N, N,
2241         /* 0xD0 - 0xDF */
2242         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2243         /* 0xE0 - 0xEF */
2244         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
2245         /* 0xF0 - 0xFF */
2246         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
2247 };
2248
2249 #undef D
2250 #undef N
2251 #undef G
2252 #undef GD
2253 #undef I
2254
2255 int
2256 x86_decode_insn(struct x86_emulate_ctxt *ctxt)
2257 {
2258         struct x86_emulate_ops *ops = ctxt->ops;
2259         struct decode_cache *c = &ctxt->decode;
2260         int rc = X86EMUL_CONTINUE;
2261         int mode = ctxt->mode;
2262         int def_op_bytes, def_ad_bytes, dual, goffset;
2263         struct opcode opcode, *g_mod012, *g_mod3;
2264
2265         /* we cannot decode insn before we complete previous rep insn */
2266         WARN_ON(ctxt->restart);
2267
2268         c->eip = ctxt->eip;
2269         c->fetch.start = c->fetch.end = c->eip;
2270         ctxt->cs_base = seg_base(ctxt, ops, VCPU_SREG_CS);
2271
2272         switch (mode) {
2273         case X86EMUL_MODE_REAL:
2274         case X86EMUL_MODE_VM86:
2275         case X86EMUL_MODE_PROT16:
2276                 def_op_bytes = def_ad_bytes = 2;
2277                 break;
2278         case X86EMUL_MODE_PROT32:
2279                 def_op_bytes = def_ad_bytes = 4;
2280                 break;
2281 #ifdef CONFIG_X86_64
2282         case X86EMUL_MODE_PROT64:
2283                 def_op_bytes = 4;
2284                 def_ad_bytes = 8;
2285                 break;
2286 #endif
2287         default:
2288                 return -1;
2289         }
2290
2291         c->op_bytes = def_op_bytes;
2292         c->ad_bytes = def_ad_bytes;
2293
2294         /* Legacy prefixes. */
2295         for (;;) {
2296                 switch (c->b = insn_fetch(u8, 1, c->eip)) {
2297                 case 0x66:      /* operand-size override */
2298                         /* switch between 2/4 bytes */
2299                         c->op_bytes = def_op_bytes ^ 6;
2300                         break;
2301                 case 0x67:      /* address-size override */
2302                         if (mode == X86EMUL_MODE_PROT64)
2303                                 /* switch between 4/8 bytes */
2304                                 c->ad_bytes = def_ad_bytes ^ 12;
2305                         else
2306                                 /* switch between 2/4 bytes */
2307                                 c->ad_bytes = def_ad_bytes ^ 6;
2308                         break;
2309                 case 0x26:      /* ES override */
2310                 case 0x2e:      /* CS override */
2311                 case 0x36:      /* SS override */
2312                 case 0x3e:      /* DS override */
2313                         set_seg_override(c, (c->b >> 3) & 3);
2314                         break;
2315                 case 0x64:      /* FS override */
2316                 case 0x65:      /* GS override */
2317                         set_seg_override(c, c->b & 7);
2318                         break;
2319                 case 0x40 ... 0x4f: /* REX */
2320                         if (mode != X86EMUL_MODE_PROT64)
2321                                 goto done_prefixes;
2322                         c->rex_prefix = c->b;
2323                         continue;
2324                 case 0xf0:      /* LOCK */
2325                         c->lock_prefix = 1;
2326                         break;
2327                 case 0xf2:      /* REPNE/REPNZ */
2328                         c->rep_prefix = REPNE_PREFIX;
2329                         break;
2330                 case 0xf3:      /* REP/REPE/REPZ */
2331                         c->rep_prefix = REPE_PREFIX;
2332                         break;
2333                 default:
2334                         goto done_prefixes;
2335                 }
2336
2337                 /* Any legacy prefix after a REX prefix nullifies its effect. */
2338
2339                 c->rex_prefix = 0;
2340         }
2341
2342 done_prefixes:
2343
2344         /* REX prefix. */
2345         if (c->rex_prefix)
2346                 if (c->rex_prefix & 8)
2347                         c->op_bytes = 8;        /* REX.W */
2348
2349         /* Opcode byte(s). */
2350         opcode = opcode_table[c->b];
2351         if (opcode.flags == 0) {
2352                 /* Two-byte opcode? */
2353                 if (c->b == 0x0f) {
2354                         c->twobyte = 1;
2355                         c->b = insn_fetch(u8, 1, c->eip);
2356                         opcode = twobyte_table[c->b];
2357                 }
2358         }
2359         c->d = opcode.flags;
2360
2361         if (c->d & Group) {
2362                 dual = c->d & GroupDual;
2363                 c->modrm = insn_fetch(u8, 1, c->eip);
2364                 --c->eip;
2365
2366                 if (c->d & GroupDual) {
2367                         g_mod012 = opcode.u.gdual->mod012;
2368                         g_mod3 = opcode.u.gdual->mod3;
2369                 } else
2370                         g_mod012 = g_mod3 = opcode.u.group;
2371
2372                 c->d &= ~(Group | GroupDual);
2373
2374                 goffset = (c->modrm >> 3) & 7;
2375
2376                 if ((c->modrm >> 6) == 3)
2377                         opcode = g_mod3[goffset];
2378                 else
2379                         opcode = g_mod012[goffset];
2380                 c->d |= opcode.flags;
2381         }
2382
2383         c->execute = opcode.u.execute;
2384
2385         /* Unrecognised? */
2386         if (c->d == 0 || (c->d & Undefined)) {
2387                 DPRINTF("Cannot emulate %02x\n", c->b);
2388                 return -1;
2389         }
2390
2391         if (mode == X86EMUL_MODE_PROT64 && (c->d & Stack))
2392                 c->op_bytes = 8;
2393
2394         /* ModRM and SIB bytes. */
2395         if (c->d & ModRM)
2396                 rc = decode_modrm(ctxt, ops);
2397         else if (c->d & MemAbs)
2398                 rc = decode_abs(ctxt, ops);
2399         if (rc != X86EMUL_CONTINUE)
2400                 goto done;
2401
2402         if (!c->has_seg_override)
2403                 set_seg_override(c, VCPU_SREG_DS);
2404
2405         if (!(!c->twobyte && c->b == 0x8d))
2406                 c->modrm_ea += seg_override_base(ctxt, ops, c);
2407
2408         if (c->ad_bytes != 8)
2409                 c->modrm_ea = (u32)c->modrm_ea;
2410
2411         if (c->rip_relative)
2412                 c->modrm_ea += c->eip;
2413
2414         /*
2415          * Decode and fetch the source operand: register, memory
2416          * or immediate.
2417          */
2418         switch (c->d & SrcMask) {
2419         case SrcNone:
2420                 break;
2421         case SrcReg:
2422                 decode_register_operand(&c->src, c, 0);
2423                 break;
2424         case SrcMem16:
2425                 c->src.bytes = 2;
2426                 goto srcmem_common;
2427         case SrcMem32:
2428                 c->src.bytes = 4;
2429                 goto srcmem_common;
2430         case SrcMem:
2431                 c->src.bytes = (c->d & ByteOp) ? 1 :
2432                                                            c->op_bytes;
2433                 /* Don't fetch the address for invlpg: it could be unmapped. */
2434                 if (c->twobyte && c->b == 0x01 && c->modrm_reg == 7)
2435                         break;
2436         srcmem_common:
2437                 /*
2438                  * For instructions with a ModR/M byte, switch to register
2439                  * access if Mod = 3.
2440                  */
2441                 if ((c->d & ModRM) && c->modrm_mod == 3) {
2442                         c->src.type = OP_REG;
2443                         c->src.val = c->modrm_val;
2444                         c->src.ptr = c->modrm_ptr;
2445                         break;
2446                 }
2447                 c->src.type = OP_MEM;
2448                 c->src.ptr = (unsigned long *)c->modrm_ea;
2449                 c->src.val = 0;
2450                 break;
2451         case SrcImm:
2452         case SrcImmU:
2453                 c->src.type = OP_IMM;
2454                 c->src.ptr = (unsigned long *)c->eip;
2455                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2456                 if (c->src.bytes == 8)
2457                         c->src.bytes = 4;
2458                 /* NB. Immediates are sign-extended as necessary. */
2459                 switch (c->src.bytes) {
2460                 case 1:
2461                         c->src.val = insn_fetch(s8, 1, c->eip);
2462                         break;
2463                 case 2:
2464                         c->src.val = insn_fetch(s16, 2, c->eip);
2465                         break;
2466                 case 4:
2467                         c->src.val = insn_fetch(s32, 4, c->eip);
2468                         break;
2469                 }
2470                 if ((c->d & SrcMask) == SrcImmU) {
2471                         switch (c->src.bytes) {
2472                         case 1:
2473                                 c->src.val &= 0xff;
2474                                 break;
2475                         case 2:
2476                                 c->src.val &= 0xffff;
2477                                 break;
2478                         case 4:
2479                                 c->src.val &= 0xffffffff;
2480                                 break;
2481                         }
2482                 }
2483                 break;
2484         case SrcImmByte:
2485         case SrcImmUByte:
2486                 c->src.type = OP_IMM;
2487                 c->src.ptr = (unsigned long *)c->eip;
2488                 c->src.bytes = 1;
2489                 if ((c->d & SrcMask) == SrcImmByte)
2490                         c->src.val = insn_fetch(s8, 1, c->eip);
2491                 else
2492                         c->src.val = insn_fetch(u8, 1, c->eip);
2493                 break;
2494         case SrcAcc:
2495                 c->src.type = OP_REG;
2496                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2497                 c->src.ptr = &c->regs[VCPU_REGS_RAX];
2498                 switch (c->src.bytes) {
2499                         case 1:
2500                                 c->src.val = *(u8 *)c->src.ptr;
2501                                 break;
2502                         case 2:
2503                                 c->src.val = *(u16 *)c->src.ptr;
2504                                 break;
2505                         case 4:
2506                                 c->src.val = *(u32 *)c->src.ptr;
2507                                 break;
2508                         case 8:
2509                                 c->src.val = *(u64 *)c->src.ptr;
2510                                 break;
2511                 }
2512                 break;
2513         case SrcOne:
2514                 c->src.bytes = 1;
2515                 c->src.val = 1;
2516                 break;
2517         case SrcSI:
2518                 c->src.type = OP_MEM;
2519                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2520                 c->src.ptr = (unsigned long *)
2521                         register_address(c,  seg_override_base(ctxt, ops, c),
2522                                          c->regs[VCPU_REGS_RSI]);
2523                 c->src.val = 0;
2524                 break;
2525         case SrcImmFAddr:
2526                 c->src.type = OP_IMM;
2527                 c->src.ptr = (unsigned long *)c->eip;
2528                 c->src.bytes = c->op_bytes + 2;
2529                 insn_fetch_arr(c->src.valptr, c->src.bytes, c->eip);
2530                 break;
2531         case SrcMemFAddr:
2532                 c->src.type = OP_MEM;
2533                 c->src.ptr = (unsigned long *)c->modrm_ea;
2534                 c->src.bytes = c->op_bytes + 2;
2535                 break;
2536         }
2537
2538         /*
2539          * Decode and fetch the second source operand: register, memory
2540          * or immediate.
2541          */
2542         switch (c->d & Src2Mask) {
2543         case Src2None:
2544                 break;
2545         case Src2CL:
2546                 c->src2.bytes = 1;
2547                 c->src2.val = c->regs[VCPU_REGS_RCX] & 0x8;
2548                 break;
2549         case Src2ImmByte:
2550                 c->src2.type = OP_IMM;
2551                 c->src2.ptr = (unsigned long *)c->eip;
2552                 c->src2.bytes = 1;
2553                 c->src2.val = insn_fetch(u8, 1, c->eip);
2554                 break;
2555         case Src2One:
2556                 c->src2.bytes = 1;
2557                 c->src2.val = 1;
2558                 break;
2559         }
2560
2561         /* Decode and fetch the destination operand: register or memory. */
2562         switch (c->d & DstMask) {
2563         case ImplicitOps:
2564                 /* Special instructions do their own operand decoding. */
2565                 return 0;
2566         case DstReg:
2567                 decode_register_operand(&c->dst, c,
2568                          c->twobyte && (c->b == 0xb6 || c->b == 0xb7));
2569                 break;
2570         case DstMem:
2571         case DstMem64:
2572                 if ((c->d & ModRM) && c->modrm_mod == 3) {
2573                         c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2574                         c->dst.type = OP_REG;
2575                         c->dst.val = c->dst.orig_val = c->modrm_val;
2576                         c->dst.ptr = c->modrm_ptr;
2577                         break;
2578                 }
2579                 c->dst.type = OP_MEM;
2580                 c->dst.ptr = (unsigned long *)c->modrm_ea;
2581                 if ((c->d & DstMask) == DstMem64)
2582                         c->dst.bytes = 8;
2583                 else
2584                         c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2585                 c->dst.val = 0;
2586                 if (c->d & BitOp) {
2587                         unsigned long mask = ~(c->dst.bytes * 8 - 1);
2588
2589                         c->dst.ptr = (void *)c->dst.ptr +
2590                                                    (c->src.val & mask) / 8;
2591                 }
2592                 break;
2593         case DstAcc:
2594                 c->dst.type = OP_REG;
2595                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2596                 c->dst.ptr = &c->regs[VCPU_REGS_RAX];
2597                 switch (c->dst.bytes) {
2598                         case 1:
2599                                 c->dst.val = *(u8 *)c->dst.ptr;
2600                                 break;
2601                         case 2:
2602                                 c->dst.val = *(u16 *)c->dst.ptr;
2603                                 break;
2604                         case 4:
2605                                 c->dst.val = *(u32 *)c->dst.ptr;
2606                                 break;
2607                         case 8:
2608                                 c->dst.val = *(u64 *)c->dst.ptr;
2609                                 break;
2610                 }
2611                 c->dst.orig_val = c->dst.val;
2612                 break;
2613         case DstDI:
2614                 c->dst.type = OP_MEM;
2615                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
2616                 c->dst.ptr = (unsigned long *)
2617                         register_address(c, es_base(ctxt, ops),
2618                                          c->regs[VCPU_REGS_RDI]);
2619                 c->dst.val = 0;
2620                 break;
2621         }
2622
2623 done:
2624         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
2625 }
2626
2627 int
2628 x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
2629 {
2630         struct x86_emulate_ops *ops = ctxt->ops;
2631         u64 msr_data;
2632         struct decode_cache *c = &ctxt->decode;
2633         int rc = X86EMUL_CONTINUE;
2634         int saved_dst_type = c->dst.type;
2635
2636         ctxt->decode.mem_read.pos = 0;
2637
2638         if (ctxt->mode == X86EMUL_MODE_PROT64 && (c->d & No64)) {
2639                 emulate_ud(ctxt);
2640                 goto done;
2641         }
2642
2643         /* LOCK prefix is allowed only with some instructions */
2644         if (c->lock_prefix && (!(c->d & Lock) || c->dst.type != OP_MEM)) {
2645                 emulate_ud(ctxt);
2646                 goto done;
2647         }
2648
2649         /* Privileged instruction can be executed only in CPL=0 */
2650         if ((c->d & Priv) && ops->cpl(ctxt->vcpu)) {
2651                 emulate_gp(ctxt, 0);
2652                 goto done;
2653         }
2654
2655         if (c->rep_prefix && (c->d & String)) {
2656                 ctxt->restart = true;
2657                 /* All REP prefixes have the same first termination condition */
2658                 if (address_mask(c, c->regs[VCPU_REGS_RCX]) == 0) {
2659                 string_done:
2660                         ctxt->restart = false;
2661                         ctxt->eip = c->eip;
2662                         goto done;
2663                 }
2664                 /* The second termination condition only applies for REPE
2665                  * and REPNE. Test if the repeat string operation prefix is
2666                  * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
2667                  * corresponding termination condition according to:
2668                  *      - if REPE/REPZ and ZF = 0 then done
2669                  *      - if REPNE/REPNZ and ZF = 1 then done
2670                  */
2671                 if ((c->b == 0xa6) || (c->b == 0xa7) ||
2672                     (c->b == 0xae) || (c->b == 0xaf)) {
2673                         if ((c->rep_prefix == REPE_PREFIX) &&
2674                             ((ctxt->eflags & EFLG_ZF) == 0))
2675                                 goto string_done;
2676                         if ((c->rep_prefix == REPNE_PREFIX) &&
2677                             ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))
2678                                 goto string_done;
2679                 }
2680                 c->eip = ctxt->eip;
2681         }
2682
2683         if (c->src.type == OP_MEM) {
2684                 rc = read_emulated(ctxt, ops, (unsigned long)c->src.ptr,
2685                                         c->src.valptr, c->src.bytes);
2686                 if (rc != X86EMUL_CONTINUE)
2687                         goto done;
2688                 c->src.orig_val64 = c->src.val64;
2689         }
2690
2691         if (c->src2.type == OP_MEM) {
2692                 rc = read_emulated(ctxt, ops, (unsigned long)c->src2.ptr,
2693                                         &c->src2.val, c->src2.bytes);
2694                 if (rc != X86EMUL_CONTINUE)
2695                         goto done;
2696         }
2697
2698         if ((c->d & DstMask) == ImplicitOps)
2699                 goto special_insn;
2700
2701
2702         if ((c->dst.type == OP_MEM) && !(c->d & Mov)) {
2703                 /* optimisation - avoid slow emulated read if Mov */
2704                 rc = read_emulated(ctxt, ops, (unsigned long)c->dst.ptr,
2705                                    &c->dst.val, c->dst.bytes);
2706                 if (rc != X86EMUL_CONTINUE)
2707                         goto done;
2708         }
2709         c->dst.orig_val = c->dst.val;
2710
2711 special_insn:
2712
2713         if (c->execute) {
2714                 rc = c->execute(ctxt);
2715                 if (rc != X86EMUL_CONTINUE)
2716                         goto done;
2717                 goto writeback;
2718         }
2719
2720         if (c->twobyte)
2721                 goto twobyte_insn;
2722
2723         switch (c->b) {
2724         case 0x00 ... 0x05:
2725               add:              /* add */
2726                 emulate_2op_SrcV("add", c->src, c->dst, ctxt->eflags);
2727                 break;
2728         case 0x06:              /* push es */
2729                 emulate_push_sreg(ctxt, ops, VCPU_SREG_ES);
2730                 break;
2731         case 0x07:              /* pop es */
2732                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_ES);
2733                 if (rc != X86EMUL_CONTINUE)
2734                         goto done;
2735                 break;
2736         case 0x08 ... 0x0d:
2737               or:               /* or */
2738                 emulate_2op_SrcV("or", c->src, c->dst, ctxt->eflags);
2739                 break;
2740         case 0x0e:              /* push cs */
2741                 emulate_push_sreg(ctxt, ops, VCPU_SREG_CS);
2742                 break;
2743         case 0x10 ... 0x15:
2744               adc:              /* adc */
2745                 emulate_2op_SrcV("adc", c->src, c->dst, ctxt->eflags);
2746                 break;
2747         case 0x16:              /* push ss */
2748                 emulate_push_sreg(ctxt, ops, VCPU_SREG_SS);
2749                 break;
2750         case 0x17:              /* pop ss */
2751                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_SS);
2752                 if (rc != X86EMUL_CONTINUE)
2753                         goto done;
2754                 break;
2755         case 0x18 ... 0x1d:
2756               sbb:              /* sbb */
2757                 emulate_2op_SrcV("sbb", c->src, c->dst, ctxt->eflags);
2758                 break;
2759         case 0x1e:              /* push ds */
2760                 emulate_push_sreg(ctxt, ops, VCPU_SREG_DS);
2761                 break;
2762         case 0x1f:              /* pop ds */
2763                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_DS);
2764                 if (rc != X86EMUL_CONTINUE)
2765                         goto done;
2766                 break;
2767         case 0x20 ... 0x25:
2768               and:              /* and */
2769                 emulate_2op_SrcV("and", c->src, c->dst, ctxt->eflags);
2770                 break;
2771         case 0x28 ... 0x2d:
2772               sub:              /* sub */
2773                 emulate_2op_SrcV("sub", c->src, c->dst, ctxt->eflags);
2774                 break;
2775         case 0x30 ... 0x35:
2776               xor:              /* xor */
2777                 emulate_2op_SrcV("xor", c->src, c->dst, ctxt->eflags);
2778                 break;
2779         case 0x38 ... 0x3d:
2780               cmp:              /* cmp */
2781                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
2782                 break;
2783         case 0x40 ... 0x47: /* inc r16/r32 */
2784                 emulate_1op("inc", c->dst, ctxt->eflags);
2785                 break;
2786         case 0x48 ... 0x4f: /* dec r16/r32 */
2787                 emulate_1op("dec", c->dst, ctxt->eflags);
2788                 break;
2789         case 0x50 ... 0x57:  /* push reg */
2790                 emulate_push(ctxt, ops);
2791                 break;
2792         case 0x58 ... 0x5f: /* pop reg */
2793         pop_instruction:
2794                 rc = emulate_pop(ctxt, ops, &c->dst.val, c->op_bytes);
2795                 if (rc != X86EMUL_CONTINUE)
2796                         goto done;
2797                 break;
2798         case 0x60:      /* pusha */
2799                 rc = emulate_pusha(ctxt, ops);
2800                 if (rc != X86EMUL_CONTINUE)
2801                         goto done;
2802                 break;
2803         case 0x61:      /* popa */
2804                 rc = emulate_popa(ctxt, ops);
2805                 if (rc != X86EMUL_CONTINUE)
2806                         goto done;
2807                 break;
2808         case 0x63:              /* movsxd */
2809                 if (ctxt->mode != X86EMUL_MODE_PROT64)
2810                         goto cannot_emulate;
2811                 c->dst.val = (s32) c->src.val;
2812                 break;
2813         case 0x68: /* push imm */
2814         case 0x6a: /* push imm8 */
2815                 emulate_push(ctxt, ops);
2816                 break;
2817         case 0x6c:              /* insb */
2818         case 0x6d:              /* insw/insd */
2819                 c->dst.bytes = min(c->dst.bytes, 4u);
2820                 if (!emulator_io_permited(ctxt, ops, c->regs[VCPU_REGS_RDX],
2821                                           c->dst.bytes)) {
2822                         emulate_gp(ctxt, 0);
2823                         goto done;
2824                 }
2825                 if (!pio_in_emulated(ctxt, ops, c->dst.bytes,
2826                                      c->regs[VCPU_REGS_RDX], &c->dst.val))
2827                         goto done; /* IO is needed, skip writeback */
2828                 break;
2829         case 0x6e:              /* outsb */
2830         case 0x6f:              /* outsw/outsd */
2831                 c->src.bytes = min(c->src.bytes, 4u);
2832                 if (!emulator_io_permited(ctxt, ops, c->regs[VCPU_REGS_RDX],
2833                                           c->src.bytes)) {
2834                         emulate_gp(ctxt, 0);
2835                         goto done;
2836                 }
2837                 ops->pio_out_emulated(c->src.bytes, c->regs[VCPU_REGS_RDX],
2838                                       &c->src.val, 1, ctxt->vcpu);
2839
2840                 c->dst.type = OP_NONE; /* nothing to writeback */
2841                 break;
2842         case 0x70 ... 0x7f: /* jcc (short) */
2843                 if (test_cc(c->b, ctxt->eflags))
2844                         jmp_rel(c, c->src.val);
2845                 break;
2846         case 0x80 ... 0x83:     /* Grp1 */
2847                 switch (c->modrm_reg) {
2848                 case 0:
2849                         goto add;
2850                 case 1:
2851                         goto or;
2852                 case 2:
2853                         goto adc;
2854                 case 3:
2855                         goto sbb;
2856                 case 4:
2857                         goto and;
2858                 case 5:
2859                         goto sub;
2860                 case 6:
2861                         goto xor;
2862                 case 7:
2863                         goto cmp;
2864                 }
2865                 break;
2866         case 0x84 ... 0x85:
2867         test:
2868                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
2869                 break;
2870         case 0x86 ... 0x87:     /* xchg */
2871         xchg:
2872                 /* Write back the register source. */
2873                 switch (c->dst.bytes) {
2874                 case 1:
2875                         *(u8 *) c->src.ptr = (u8) c->dst.val;
2876                         break;
2877                 case 2:
2878                         *(u16 *) c->src.ptr = (u16) c->dst.val;
2879                         break;
2880                 case 4:
2881                         *c->src.ptr = (u32) c->dst.val;
2882                         break;  /* 64b reg: zero-extend */
2883                 case 8:
2884                         *c->src.ptr = c->dst.val;
2885                         break;
2886                 }
2887                 /*
2888                  * Write back the memory destination with implicit LOCK
2889                  * prefix.
2890                  */
2891                 c->dst.val = c->src.val;
2892                 c->lock_prefix = 1;
2893                 break;
2894         case 0x88 ... 0x8b:     /* mov */
2895                 goto mov;
2896         case 0x8c:  /* mov r/m, sreg */
2897                 if (c->modrm_reg > VCPU_SREG_GS) {
2898                         emulate_ud(ctxt);
2899                         goto done;
2900                 }
2901                 c->dst.val = ops->get_segment_selector(c->modrm_reg, ctxt->vcpu);
2902                 break;
2903         case 0x8d: /* lea r16/r32, m */
2904                 c->dst.val = c->modrm_ea;
2905                 break;
2906         case 0x8e: { /* mov seg, r/m16 */
2907                 uint16_t sel;
2908
2909                 sel = c->src.val;
2910
2911                 if (c->modrm_reg == VCPU_SREG_CS ||
2912                     c->modrm_reg > VCPU_SREG_GS) {
2913                         emulate_ud(ctxt);
2914                         goto done;
2915                 }
2916
2917                 if (c->modrm_reg == VCPU_SREG_SS)
2918                         ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
2919
2920                 rc = load_segment_descriptor(ctxt, ops, sel, c->modrm_reg);
2921
2922                 c->dst.type = OP_NONE;  /* Disable writeback. */
2923                 break;
2924         }
2925         case 0x8f:              /* pop (sole member of Grp1a) */
2926                 rc = emulate_grp1a(ctxt, ops);
2927                 if (rc != X86EMUL_CONTINUE)
2928                         goto done;
2929                 break;
2930         case 0x90: /* nop / xchg r8,rax */
2931                 if (c->dst.ptr == (unsigned long *)&c->regs[VCPU_REGS_RAX]) {
2932                         c->dst.type = OP_NONE;  /* nop */
2933                         break;
2934                 }
2935         case 0x91 ... 0x97: /* xchg reg,rax */
2936                 c->src.type = OP_REG;
2937                 c->src.bytes = c->op_bytes;
2938                 c->src.ptr = (unsigned long *) &c->regs[VCPU_REGS_RAX];
2939                 c->src.val = *(c->src.ptr);
2940                 goto xchg;
2941         case 0x9c: /* pushf */
2942                 c->src.val =  (unsigned long) ctxt->eflags;
2943                 emulate_push(ctxt, ops);
2944                 break;
2945         case 0x9d: /* popf */
2946                 c->dst.type = OP_REG;
2947                 c->dst.ptr = (unsigned long *) &ctxt->eflags;
2948                 c->dst.bytes = c->op_bytes;
2949                 rc = emulate_popf(ctxt, ops, &c->dst.val, c->op_bytes);
2950                 if (rc != X86EMUL_CONTINUE)
2951                         goto done;
2952                 break;
2953         case 0xa0 ... 0xa3:     /* mov */
2954         case 0xa4 ... 0xa5:     /* movs */
2955                 goto mov;
2956         case 0xa6 ... 0xa7:     /* cmps */
2957                 c->dst.type = OP_NONE; /* Disable writeback. */
2958                 DPRINTF("cmps: mem1=0x%p mem2=0x%p\n", c->src.ptr, c->dst.ptr);
2959                 goto cmp;
2960         case 0xa8 ... 0xa9:     /* test ax, imm */
2961                 goto test;
2962         case 0xaa ... 0xab:     /* stos */
2963                 c->dst.val = c->regs[VCPU_REGS_RAX];
2964                 break;
2965         case 0xac ... 0xad:     /* lods */
2966                 goto mov;
2967         case 0xae ... 0xaf:     /* scas */
2968                 DPRINTF("Urk! I don't handle SCAS.\n");
2969                 goto cannot_emulate;
2970         case 0xb0 ... 0xbf: /* mov r, imm */
2971                 goto mov;
2972         case 0xc0 ... 0xc1:
2973                 emulate_grp2(ctxt);
2974                 break;
2975         case 0xc3: /* ret */
2976                 c->dst.type = OP_REG;
2977                 c->dst.ptr = &c->eip;
2978                 c->dst.bytes = c->op_bytes;
2979                 goto pop_instruction;
2980         case 0xc6 ... 0xc7:     /* mov (sole member of Grp11) */
2981         mov:
2982                 c->dst.val = c->src.val;
2983                 break;
2984         case 0xcb:              /* ret far */
2985                 rc = emulate_ret_far(ctxt, ops);
2986                 if (rc != X86EMUL_CONTINUE)
2987                         goto done;
2988                 break;
2989         case 0xcf:              /* iret */
2990                 rc = emulate_iret(ctxt, ops);
2991
2992                 if (rc != X86EMUL_CONTINUE)
2993                         goto done;
2994                 break;
2995         case 0xd0 ... 0xd1:     /* Grp2 */
2996                 c->src.val = 1;
2997                 emulate_grp2(ctxt);
2998                 break;
2999         case 0xd2 ... 0xd3:     /* Grp2 */
3000                 c->src.val = c->regs[VCPU_REGS_RCX];
3001                 emulate_grp2(ctxt);
3002                 break;
3003         case 0xe4:      /* inb */
3004         case 0xe5:      /* in */
3005                 goto do_io_in;
3006         case 0xe6: /* outb */
3007         case 0xe7: /* out */
3008                 goto do_io_out;
3009         case 0xe8: /* call (near) */ {
3010                 long int rel = c->src.val;
3011                 c->src.val = (unsigned long) c->eip;
3012                 jmp_rel(c, rel);
3013                 emulate_push(ctxt, ops);
3014                 break;
3015         }
3016         case 0xe9: /* jmp rel */
3017                 goto jmp;
3018         case 0xea: { /* jmp far */
3019                 unsigned short sel;
3020         jump_far:
3021                 memcpy(&sel, c->src.valptr + c->op_bytes, 2);
3022
3023                 if (load_segment_descriptor(ctxt, ops, sel, VCPU_SREG_CS))
3024                         goto done;
3025
3026                 c->eip = 0;
3027                 memcpy(&c->eip, c->src.valptr, c->op_bytes);
3028                 break;
3029         }
3030         case 0xeb:
3031               jmp:              /* jmp rel short */
3032                 jmp_rel(c, c->src.val);
3033                 c->dst.type = OP_NONE; /* Disable writeback. */
3034                 break;
3035         case 0xec: /* in al,dx */
3036         case 0xed: /* in (e/r)ax,dx */
3037                 c->src.val = c->regs[VCPU_REGS_RDX];
3038         do_io_in:
3039                 c->dst.bytes = min(c->dst.bytes, 4u);
3040                 if (!emulator_io_permited(ctxt, ops, c->src.val, c->dst.bytes)) {
3041                         emulate_gp(ctxt, 0);
3042                         goto done;
3043                 }
3044                 if (!pio_in_emulated(ctxt, ops, c->dst.bytes, c->src.val,
3045                                      &c->dst.val))
3046                         goto done; /* IO is needed */
3047                 break;
3048         case 0xee: /* out dx,al */
3049         case 0xef: /* out dx,(e/r)ax */
3050                 c->src.val = c->regs[VCPU_REGS_RDX];
3051         do_io_out:
3052                 c->dst.bytes = min(c->dst.bytes, 4u);
3053                 if (!emulator_io_permited(ctxt, ops, c->src.val, c->dst.bytes)) {
3054                         emulate_gp(ctxt, 0);
3055                         goto done;
3056                 }
3057                 ops->pio_out_emulated(c->dst.bytes, c->src.val, &c->dst.val, 1,
3058                                       ctxt->vcpu);
3059                 c->dst.type = OP_NONE;  /* Disable writeback. */
3060                 break;
3061         case 0xf4:              /* hlt */
3062                 ctxt->vcpu->arch.halt_request = 1;
3063                 break;
3064         case 0xf5:      /* cmc */
3065                 /* complement carry flag from eflags reg */
3066                 ctxt->eflags ^= EFLG_CF;
3067                 c->dst.type = OP_NONE;  /* Disable writeback. */
3068                 break;
3069         case 0xf6 ... 0xf7:     /* Grp3 */
3070                 if (!emulate_grp3(ctxt, ops))
3071                         goto cannot_emulate;
3072                 break;
3073         case 0xf8: /* clc */
3074                 ctxt->eflags &= ~EFLG_CF;
3075                 c->dst.type = OP_NONE;  /* Disable writeback. */
3076                 break;
3077         case 0xfa: /* cli */
3078                 if (emulator_bad_iopl(ctxt, ops)) {
3079                         emulate_gp(ctxt, 0);
3080                         goto done;
3081                 } else {
3082                         ctxt->eflags &= ~X86_EFLAGS_IF;
3083                         c->dst.type = OP_NONE;  /* Disable writeback. */
3084                 }
3085                 break;
3086         case 0xfb: /* sti */
3087                 if (emulator_bad_iopl(ctxt, ops)) {
3088                         emulate_gp(ctxt, 0);
3089                         goto done;
3090                 } else {
3091                         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3092                         ctxt->eflags |= X86_EFLAGS_IF;
3093                         c->dst.type = OP_NONE;  /* Disable writeback. */
3094                 }
3095                 break;
3096         case 0xfc: /* cld */
3097                 ctxt->eflags &= ~EFLG_DF;
3098                 c->dst.type = OP_NONE;  /* Disable writeback. */
3099                 break;
3100         case 0xfd: /* std */
3101                 ctxt->eflags |= EFLG_DF;
3102                 c->dst.type = OP_NONE;  /* Disable writeback. */
3103                 break;
3104         case 0xfe: /* Grp4 */
3105         grp45:
3106                 rc = emulate_grp45(ctxt, ops);
3107                 if (rc != X86EMUL_CONTINUE)
3108                         goto done;
3109                 break;
3110         case 0xff: /* Grp5 */
3111                 if (c->modrm_reg == 5)
3112                         goto jump_far;
3113                 goto grp45;
3114         default:
3115                 goto cannot_emulate;
3116         }
3117
3118 writeback:
3119         rc = writeback(ctxt, ops);
3120         if (rc != X86EMUL_CONTINUE)
3121                 goto done;
3122
3123         /*
3124          * restore dst type in case the decoding will be reused
3125          * (happens for string instruction )
3126          */
3127         c->dst.type = saved_dst_type;
3128
3129         if ((c->d & SrcMask) == SrcSI)
3130                 string_addr_inc(ctxt, seg_override_base(ctxt, ops, c),
3131                                 VCPU_REGS_RSI, &c->src);
3132
3133         if ((c->d & DstMask) == DstDI)
3134                 string_addr_inc(ctxt, es_base(ctxt, ops), VCPU_REGS_RDI,
3135                                 &c->dst);
3136
3137         if (c->rep_prefix && (c->d & String)) {
3138                 struct read_cache *rc = &ctxt->decode.io_read;
3139                 register_address_increment(c, &c->regs[VCPU_REGS_RCX], -1);
3140                 /*
3141                  * Re-enter guest when pio read ahead buffer is empty or,
3142                  * if it is not used, after each 1024 iteration.
3143                  */
3144                 if ((rc->end == 0 && !(c->regs[VCPU_REGS_RCX] & 0x3ff)) ||
3145                     (rc->end != 0 && rc->end == rc->pos))
3146                         ctxt->restart = false;
3147         }
3148         /*
3149          * reset read cache here in case string instruction is restared
3150          * without decoding
3151          */
3152         ctxt->decode.mem_read.end = 0;
3153         ctxt->eip = c->eip;
3154
3155 done:
3156         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
3157
3158 twobyte_insn:
3159         switch (c->b) {
3160         case 0x01: /* lgdt, lidt, lmsw */
3161                 switch (c->modrm_reg) {
3162                         u16 size;
3163                         unsigned long address;
3164
3165                 case 0: /* vmcall */
3166                         if (c->modrm_mod != 3 || c->modrm_rm != 1)
3167                                 goto cannot_emulate;
3168
3169                         rc = kvm_fix_hypercall(ctxt->vcpu);
3170                         if (rc != X86EMUL_CONTINUE)
3171                                 goto done;
3172
3173                         /* Let the processor re-execute the fixed hypercall */
3174                         c->eip = ctxt->eip;
3175                         /* Disable writeback. */
3176                         c->dst.type = OP_NONE;
3177                         break;
3178                 case 2: /* lgdt */
3179                         rc = read_descriptor(ctxt, ops, c->src.ptr,
3180                                              &size, &address, c->op_bytes);
3181                         if (rc != X86EMUL_CONTINUE)
3182                                 goto done;
3183                         realmode_lgdt(ctxt->vcpu, size, address);
3184                         /* Disable writeback. */
3185                         c->dst.type = OP_NONE;
3186                         break;
3187                 case 3: /* lidt/vmmcall */
3188                         if (c->modrm_mod == 3) {
3189                                 switch (c->modrm_rm) {
3190                                 case 1:
3191                                         rc = kvm_fix_hypercall(ctxt->vcpu);
3192                                         if (rc != X86EMUL_CONTINUE)
3193                                                 goto done;
3194                                         break;
3195                                 default:
3196                                         goto cannot_emulate;
3197                                 }
3198                         } else {
3199                                 rc = read_descriptor(ctxt, ops, c->src.ptr,
3200                                                      &size, &address,
3201                                                      c->op_bytes);
3202                                 if (rc != X86EMUL_CONTINUE)
3203                                         goto done;
3204                                 realmode_lidt(ctxt->vcpu, size, address);
3205                         }
3206                         /* Disable writeback. */
3207                         c->dst.type = OP_NONE;
3208                         break;
3209                 case 4: /* smsw */
3210                         c->dst.bytes = 2;
3211                         c->dst.val = ops->get_cr(0, ctxt->vcpu);
3212                         break;
3213                 case 6: /* lmsw */
3214                         ops->set_cr(0, (ops->get_cr(0, ctxt->vcpu) & ~0x0ful) |
3215                                     (c->src.val & 0x0f), ctxt->vcpu);
3216                         c->dst.type = OP_NONE;
3217                         break;
3218                 case 5: /* not defined */
3219                         emulate_ud(ctxt);
3220                         goto done;
3221                 case 7: /* invlpg*/
3222                         emulate_invlpg(ctxt->vcpu, c->modrm_ea);
3223                         /* Disable writeback. */
3224                         c->dst.type = OP_NONE;
3225                         break;
3226                 default:
3227                         goto cannot_emulate;
3228                 }
3229                 break;
3230         case 0x05:              /* syscall */
3231                 rc = emulate_syscall(ctxt, ops);
3232                 if (rc != X86EMUL_CONTINUE)
3233                         goto done;
3234                 else
3235                         goto writeback;
3236                 break;
3237         case 0x06:
3238                 emulate_clts(ctxt->vcpu);
3239                 c->dst.type = OP_NONE;
3240                 break;
3241         case 0x09:              /* wbinvd */
3242                 kvm_emulate_wbinvd(ctxt->vcpu);
3243                 c->dst.type = OP_NONE;
3244                 break;
3245         case 0x08:              /* invd */
3246         case 0x0d:              /* GrpP (prefetch) */
3247         case 0x18:              /* Grp16 (prefetch/nop) */
3248                 c->dst.type = OP_NONE;
3249                 break;
3250         case 0x20: /* mov cr, reg */
3251                 switch (c->modrm_reg) {
3252                 case 1:
3253                 case 5 ... 7:
3254                 case 9 ... 15:
3255                         emulate_ud(ctxt);
3256                         goto done;
3257                 }
3258                 c->regs[c->modrm_rm] = ops->get_cr(c->modrm_reg, ctxt->vcpu);
3259                 c->dst.type = OP_NONE;  /* no writeback */
3260                 break;
3261         case 0x21: /* mov from dr to reg */
3262                 if ((ops->get_cr(4, ctxt->vcpu) & X86_CR4_DE) &&
3263                     (c->modrm_reg == 4 || c->modrm_reg == 5)) {
3264                         emulate_ud(ctxt);
3265                         goto done;
3266                 }
3267                 ops->get_dr(c->modrm_reg, &c->regs[c->modrm_rm], ctxt->vcpu);
3268                 c->dst.type = OP_NONE;  /* no writeback */
3269                 break;
3270         case 0x22: /* mov reg, cr */
3271                 if (ops->set_cr(c->modrm_reg, c->modrm_val, ctxt->vcpu)) {
3272                         emulate_gp(ctxt, 0);
3273                         goto done;
3274                 }
3275                 c->dst.type = OP_NONE;
3276                 break;
3277         case 0x23: /* mov from reg to dr */
3278                 if ((ops->get_cr(4, ctxt->vcpu) & X86_CR4_DE) &&
3279                     (c->modrm_reg == 4 || c->modrm_reg == 5)) {
3280                         emulate_ud(ctxt);
3281                         goto done;
3282                 }
3283
3284                 if (ops->set_dr(c->modrm_reg, c->regs[c->modrm_rm] &
3285                                 ((ctxt->mode == X86EMUL_MODE_PROT64) ?
3286                                  ~0ULL : ~0U), ctxt->vcpu) < 0) {
3287                         /* #UD condition is already handled by the code above */
3288                         emulate_gp(ctxt, 0);
3289                         goto done;
3290                 }
3291
3292                 c->dst.type = OP_NONE;  /* no writeback */
3293                 break;
3294         case 0x30:
3295                 /* wrmsr */
3296                 msr_data = (u32)c->regs[VCPU_REGS_RAX]
3297                         | ((u64)c->regs[VCPU_REGS_RDX] << 32);
3298                 if (ops->set_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], msr_data)) {
3299                         emulate_gp(ctxt, 0);
3300                         goto done;
3301                 }
3302                 rc = X86EMUL_CONTINUE;
3303                 c->dst.type = OP_NONE;
3304                 break;
3305         case 0x32:
3306                 /* rdmsr */
3307                 if (ops->get_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], &msr_data)) {
3308                         emulate_gp(ctxt, 0);
3309                         goto done;
3310                 } else {
3311                         c->regs[VCPU_REGS_RAX] = (u32)msr_data;
3312                         c->regs[VCPU_REGS_RDX] = msr_data >> 32;
3313                 }
3314                 rc = X86EMUL_CONTINUE;
3315                 c->dst.type = OP_NONE;
3316                 break;
3317         case 0x34:              /* sysenter */
3318                 rc = emulate_sysenter(ctxt, ops);
3319                 if (rc != X86EMUL_CONTINUE)
3320                         goto done;
3321                 else
3322                         goto writeback;
3323                 break;
3324         case 0x35:              /* sysexit */
3325                 rc = emulate_sysexit(ctxt, ops);
3326                 if (rc != X86EMUL_CONTINUE)
3327                         goto done;
3328                 else
3329                         goto writeback;
3330                 break;
3331         case 0x40 ... 0x4f:     /* cmov */
3332                 c->dst.val = c->dst.orig_val = c->src.val;
3333                 if (!test_cc(c->b, ctxt->eflags))
3334                         c->dst.type = OP_NONE; /* no writeback */
3335                 break;
3336         case 0x80 ... 0x8f: /* jnz rel, etc*/
3337                 if (test_cc(c->b, ctxt->eflags))
3338                         jmp_rel(c, c->src.val);
3339                 c->dst.type = OP_NONE;
3340                 break;
3341         case 0xa0:        /* push fs */
3342                 emulate_push_sreg(ctxt, ops, VCPU_SREG_FS);
3343                 break;
3344         case 0xa1:       /* pop fs */
3345                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_FS);
3346                 if (rc != X86EMUL_CONTINUE)
3347                         goto done;
3348                 break;
3349         case 0xa3:
3350               bt:               /* bt */
3351                 c->dst.type = OP_NONE;
3352                 /* only subword offset */
3353                 c->src.val &= (c->dst.bytes << 3) - 1;
3354                 emulate_2op_SrcV_nobyte("bt", c->src, c->dst, ctxt->eflags);
3355                 break;
3356         case 0xa4: /* shld imm8, r, r/m */
3357         case 0xa5: /* shld cl, r, r/m */
3358                 emulate_2op_cl("shld", c->src2, c->src, c->dst, ctxt->eflags);
3359                 break;
3360         case 0xa8:      /* push gs */
3361                 emulate_push_sreg(ctxt, ops, VCPU_SREG_GS);
3362                 break;
3363         case 0xa9:      /* pop gs */
3364                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_GS);
3365                 if (rc != X86EMUL_CONTINUE)
3366                         goto done;
3367                 break;
3368         case 0xab:
3369               bts:              /* bts */
3370                 /* only subword offset */
3371                 c->src.val &= (c->dst.bytes << 3) - 1;
3372                 emulate_2op_SrcV_nobyte("bts", c->src, c->dst, ctxt->eflags);
3373                 break;
3374         case 0xac: /* shrd imm8, r, r/m */
3375         case 0xad: /* shrd cl, r, r/m */
3376                 emulate_2op_cl("shrd", c->src2, c->src, c->dst, ctxt->eflags);
3377                 break;
3378         case 0xae:              /* clflush */
3379                 break;
3380         case 0xb0 ... 0xb1:     /* cmpxchg */
3381                 /*
3382                  * Save real source value, then compare EAX against
3383                  * destination.
3384                  */
3385                 c->src.orig_val = c->src.val;
3386                 c->src.val = c->regs[VCPU_REGS_RAX];
3387                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
3388                 if (ctxt->eflags & EFLG_ZF) {
3389                         /* Success: write back to memory. */
3390                         c->dst.val = c->src.orig_val;
3391                 } else {
3392                         /* Failure: write the value we saw to EAX. */
3393                         c->dst.type = OP_REG;
3394                         c->dst.ptr = (unsigned long *)&c->regs[VCPU_REGS_RAX];
3395                 }
3396                 break;
3397         case 0xb3:
3398               btr:              /* btr */
3399                 /* only subword offset */
3400                 c->src.val &= (c->dst.bytes << 3) - 1;
3401                 emulate_2op_SrcV_nobyte("btr", c->src, c->dst, ctxt->eflags);
3402                 break;
3403         case 0xb6 ... 0xb7:     /* movzx */
3404                 c->dst.bytes = c->op_bytes;
3405                 c->dst.val = (c->d & ByteOp) ? (u8) c->src.val
3406                                                        : (u16) c->src.val;
3407                 break;
3408         case 0xba:              /* Grp8 */
3409                 switch (c->modrm_reg & 3) {
3410                 case 0:
3411                         goto bt;
3412                 case 1:
3413                         goto bts;
3414                 case 2:
3415                         goto btr;
3416                 case 3:
3417                         goto btc;
3418                 }
3419                 break;
3420         case 0xbb:
3421               btc:              /* btc */
3422                 /* only subword offset */
3423                 c->src.val &= (c->dst.bytes << 3) - 1;
3424                 emulate_2op_SrcV_nobyte("btc", c->src, c->dst, ctxt->eflags);
3425                 break;
3426         case 0xbe ... 0xbf:     /* movsx */
3427                 c->dst.bytes = c->op_bytes;
3428                 c->dst.val = (c->d & ByteOp) ? (s8) c->src.val :
3429                                                         (s16) c->src.val;
3430                 break;
3431         case 0xc3:              /* movnti */
3432                 c->dst.bytes = c->op_bytes;
3433                 c->dst.val = (c->op_bytes == 4) ? (u32) c->src.val :
3434                                                         (u64) c->src.val;
3435                 break;
3436         case 0xc7:              /* Grp9 (cmpxchg8b) */
3437                 rc = emulate_grp9(ctxt, ops);
3438                 if (rc != X86EMUL_CONTINUE)
3439                         goto done;
3440                 break;
3441         default:
3442                 goto cannot_emulate;
3443         }
3444         goto writeback;
3445
3446 cannot_emulate:
3447         DPRINTF("Cannot emulate %02x\n", c->b);
3448         return -1;
3449 }