arch/arm/Kconfig

   1 config ARM
   2         bool
   3         default y
   4         select ARCH_BINFMT_ELF_RANDOMIZE_PIE
   5         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   6         select ARCH_HAVE_CUSTOM_GPIO_H
   7         select ARCH_WANT_IPC_PARSE_VERSION
   8         select CPU_PM if (SUSPEND || CPU_IDLE)
   9         select DCACHE_WORD_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && !CPU_BIG_ENDIAN
  10         select GENERIC_ATOMIC64 if (CPU_V6 || !CPU_32v6K || !AEABI)
  11         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  12         select GENERIC_IRQ_PROBE
  13         select GENERIC_IRQ_SHOW
  14         select GENERIC_PCI_IOMAP
  15         select GENERIC_SMP_IDLE_THREAD
  16         select GENERIC_STRNCPY_FROM_USER
  17         select GENERIC_STRNLEN_USER
  18         select HARDIRQS_SW_RESEND
  19         select HAVE_AOUT
  20         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL
  21         select HAVE_ARCH_KGDB
  22         select HAVE_ARCH_TRACEHOOK
  23         select HAVE_BPF_JIT
  24         select HAVE_C_RECORDMCOUNT
  25         select HAVE_DEBUG_KMEMLEAK
  26         select HAVE_DMA_API_DEBUG
  27         select HAVE_DMA_ATTRS
  28         select HAVE_DMA_CONTIGUOUS if MMU
  29         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL)
  30         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
  31         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
  32         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
  33         select HAVE_GENERIC_DMA_COHERENT
  34         select HAVE_GENERIC_HARDIRQS
  35         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
  36         select HAVE_IDE if PCI || ISA || PCMCIA
  37         select HAVE_IRQ_WORK
  38         select HAVE_KERNEL_GZIP
  39         select HAVE_KERNEL_LZMA
  40         select HAVE_KERNEL_LZO
  41         select HAVE_KERNEL_XZ
  42         select HAVE_KPROBES if !XIP_KERNEL
  43         select HAVE_KRETPROBES if (HAVE_KPROBES)
  44         select HAVE_MEMBLOCK
  45         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
  46         select HAVE_PERF_EVENTS
  47         select HAVE_REGS_AND_STACK_ACCESS_API
  48         select HAVE_SYSCALL_TRACEPOINTS
  49         select HAVE_UID16
  50         select KTIME_SCALAR
  51         select PERF_USE_VMALLOC
  52         select RTC_LIB
  53         select SYS_SUPPORTS_APM_EMULATION
  54         select HAVE_MOD_ARCH_SPECIFIC if ARM_UNWIND
  55         select MODULES_USE_ELF_REL
  56         select CLONE_BACKWARDS
  57         help
  58           The ARM series is a line of low-power-consumption RISC chip designs
  59           licensed by ARM Ltd and targeted at embedded applications and
  60           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
  61           manufactured, but legacy ARM-based PC hardware remains popular in
  62           Europe.  There is an ARM Linux project with a web page at
  63           <http://www.arm.linux.org.uk/>.
  64
  65 config ARM_HAS_SG_CHAIN
  66         bool
  67
  68 config NEED_SG_DMA_LENGTH
  69         bool
  70
  71 config ARM_DMA_USE_IOMMU
  72         bool
  73         select ARM_HAS_SG_CHAIN
  74         select NEED_SG_DMA_LENGTH
  75
  76 config HAVE_PWM
  77         bool
  78
  79 config MIGHT_HAVE_PCI
  80         bool
  81
  82 config SYS_SUPPORTS_APM_EMULATION
  83         bool
  84
  85 config GENERIC_GPIO
  86         bool
  87
  88 config HAVE_TCM
  89         bool
  90         select GENERIC_ALLOCATOR
  91
  92 config HAVE_PROC_CPU
  93         bool
  94
  95 config NO_IOPORT
  96         bool
  97
  98 config EISA
  99         bool
 100         ---help---
 101           The Extended Industry Standard Architecture (EISA) bus was
 102           developed as an open alternative to the IBM MicroChannel bus.
 103
 104           The EISA bus provided some of the features of the IBM MicroChannel
 105           bus while maintaining backward compatibility with cards made for
 106           the older ISA bus.  The EISA bus saw limited use between 1988 and
 107           1995 when it was made obsolete by the PCI bus.
 108
 109           Say Y here if you are building a kernel for an EISA-based machine.
 110
 111           Otherwise, say N.
 112
 113 config SBUS
 114         bool
 115
 116 config STACKTRACE_SUPPORT
 117         bool
 118         default y
 119
 120 config HAVE_LATENCYTOP_SUPPORT
 121         bool
 122         depends on !SMP
 123         default y
 124
 125 config LOCKDEP_SUPPORT
 126         bool
 127         default y
 128
 129 config TRACE_IRQFLAGS_SUPPORT
 130         bool
 131         default y
 132
 133 config RWSEM_GENERIC_SPINLOCK
 134         bool
 135         default y
 136
 137 config RWSEM_XCHGADD_ALGORITHM
 138         bool
 139
 140 config ARCH_HAS_ILOG2_U32
 141         bool
 142
 143 config ARCH_HAS_ILOG2_U64
 144         bool
 145
 146 config ARCH_HAS_CPUFREQ
 147         bool
 148         help
 149           Internal node to signify that the ARCH has CPUFREQ support
 150           and that the relevant menu configurations are displayed for
 151           it.
 152
 153 config GENERIC_HWEIGHT
 154         bool
 155         default y
 156
 157 config GENERIC_CALIBRATE_DELAY
 158         bool
 159         default y
 160
 161 config ARCH_MAY_HAVE_PC_FDC
 162         bool
 163
 164 config ZONE_DMA
 165         bool
 166
 167 config NEED_DMA_MAP_STATE
 168        def_bool y
 169
 170 config ARCH_HAS_DMA_SET_COHERENT_MASK
 171         bool
 172
 173 config GENERIC_ISA_DMA
 174         bool
 175
 176 config FIQ
 177         bool
 178
 179 config NEED_RET_TO_USER
 180         bool
 181
 182 config ARCH_MTD_XIP
 183         bool
 184
 185 config VECTORS_BASE
 186         hex
 187         default 0xffff0000 if MMU || CPU_HIGH_VECTOR
 188         default DRAM_BASE if REMAP_VECTORS_TO_RAM
 189         default 0x00000000
 190         help
 191           The base address of exception vectors.
 192
 193 config ARM_PATCH_PHYS_VIRT
 194         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 195         default y
 196         depends on !XIP_KERNEL && MMU
 197         depends on !ARCH_REALVIEW || !SPARSEMEM
 198         help
 199           Patch phys-to-virt and virt-to-phys translation functions at
 200           boot and module load time according to the position of the
 201           kernel in system memory.
 202
 203           This can only be used with non-XIP MMU kernels where the base
 204           of physical memory is at a 16MB boundary.
 205
 206           Only disable this option if you know that you do not require
 207           this feature (eg, building a kernel for a single machine) and
 208           you need to shrink the kernel to the minimal size.
 209
 210 config NEED_MACH_GPIO_H
 211         bool
 212         help
 213           Select this when mach/gpio.h is required to provide special
 214           definitions for this platform. The need for mach/gpio.h should
 215           be avoided when possible.
 216
 217 config NEED_MACH_IO_H
 218         bool
 219         help
 220           Select this when mach/io.h is required to provide special
 221           definitions for this platform.  The need for mach/io.h should
 222           be avoided when possible.
 223
 224 config NEED_MACH_MEMORY_H
 225         bool
 226         help
 227           Select this when mach/memory.h is required to provide special
 228           definitions for this platform.  The need for mach/memory.h should
 229           be avoided when possible.
 230
 231 config PHYS_OFFSET
 232         hex "Physical address of main memory" if MMU
 233         depends on !ARM_PATCH_PHYS_VIRT && !NEED_MACH_MEMORY_H
 234         default DRAM_BASE if !MMU
 235         help
 236           Please provide the physical address corresponding to the
 237           location of main memory in your system.
 238
 239 config GENERIC_BUG
 240         def_bool y
 241         depends on BUG
 242
 243 source "init/Kconfig"
 244
 245 source "kernel/Kconfig.freezer"
 246
 247 menu "System Type"
 248
 249 config MMU
 250         bool "MMU-based Paged Memory Management Support"
 251         default y
 252         help
 253           Select if you want MMU-based virtualised addressing space
 254           support by paged memory management. If unsure, say 'Y'.
 255
 256 #
 257 # The "ARM system type" choice list is ordered alphabetically by option
 258 # text.  Please add new entries in the option alphabetic order.
 259 #
 260 choice
 261         prompt "ARM system type"
 262         default ARCH_MULTIPLATFORM
 263
 264 config ARCH_MULTIPLATFORM
 265         bool "Allow multiple platforms to be selected"
 266         depends on MMU
 267         select ARM_PATCH_PHYS_VIRT
 268         select AUTO_ZRELADDR
 269         select COMMON_CLK
 270         select MULTI_IRQ_HANDLER
 271         select SPARSE_IRQ
 272         select USE_OF
 273
 274 config ARCH_INTEGRATOR
 275         bool "ARM Ltd. Integrator family"
 276         select ARCH_HAS_CPUFREQ
 277         select ARM_AMBA
 278         select COMMON_CLK
 279         select COMMON_CLK_VERSATILE
 280         select GENERIC_CLOCKEVENTS
 281         select HAVE_TCM
 282         select ICST
 283         select MULTI_IRQ_HANDLER
 284         select NEED_MACH_MEMORY_H
 285         select PLAT_VERSATILE
 286         select PLAT_VERSATILE_FPGA_IRQ
 287         select SPARSE_IRQ
 288         help
 289           Support for ARM's Integrator platform.
 290
 291 config ARCH_REALVIEW
 292         bool "ARM Ltd. RealView family"
 293         select ARCH_WANT_OPTIONAL_GPIOLIB
 294         select ARM_AMBA
 295         select ARM_TIMER_SP804
 296         select COMMON_CLK
 297         select COMMON_CLK_VERSATILE
 298         select GENERIC_CLOCKEVENTS
 299         select GPIO_PL061 if GPIOLIB
 300         select ICST
 301         select NEED_MACH_MEMORY_H
 302         select PLAT_VERSATILE
 303         select PLAT_VERSATILE_CLCD
 304         help
 305           This enables support for ARM Ltd RealView boards.
 306
 307 config ARCH_VERSATILE
 308         bool "ARM Ltd. Versatile family"
 309         select ARCH_WANT_OPTIONAL_GPIOLIB
 310         select ARM_AMBA
 311         select ARM_TIMER_SP804
 312         select ARM_VIC
 313         select CLKDEV_LOOKUP
 314         select GENERIC_CLOCKEVENTS
 315         select HAVE_MACH_CLKDEV
 316         select ICST
 317         select PLAT_VERSATILE
 318         select PLAT_VERSATILE_CLCD
 319         select PLAT_VERSATILE_CLOCK
 320         select PLAT_VERSATILE_FPGA_IRQ
 321         help
 322           This enables support for ARM Ltd Versatile board.
 323
 324 config ARCH_AT91
 325         bool "Atmel AT91"
 326         select ARCH_REQUIRE_GPIOLIB
 327         select CLKDEV_LOOKUP
 328         select HAVE_CLK
 329         select IRQ_DOMAIN
 330         select NEED_MACH_GPIO_H
 331         select NEED_MACH_IO_H if PCCARD
 332         help
 333           This enables support for systems based on Atmel
 334           AT91RM9200 and AT91SAM9* processors.
 335
 336 config ARCH_BCM2835
 337         bool "Broadcom BCM2835 family"
 338         select ARCH_WANT_OPTIONAL_GPIOLIB
 339         select ARM_AMBA
 340         select ARM_ERRATA_411920
 341         select ARM_TIMER_SP804
 342         select CLKDEV_LOOKUP
 343         select COMMON_CLK
 344         select CPU_V6
 345         select GENERIC_CLOCKEVENTS
 346         select MULTI_IRQ_HANDLER
 347         select SPARSE_IRQ
 348         select USE_OF
 349         help
 350           This enables support for the Broadcom BCM2835 SoC. This SoC is
 351           use in the Raspberry Pi, and Roku 2 devices.
 352
 353 config ARCH_CNS3XXX
 354         bool "Cavium Networks CNS3XXX family"
 355         select ARM_GIC
 356         select CPU_V6K
 357         select GENERIC_CLOCKEVENTS
 358         select MIGHT_HAVE_CACHE_L2X0
 359         select MIGHT_HAVE_PCI
 360         select PCI_DOMAINS if PCI
 361         help
 362           Support for Cavium Networks CNS3XXX platform.
 363
 364 config ARCH_CLPS711X
 365         bool "Cirrus Logic CLPS711x/EP721x/EP731x-based"
 366         select ARCH_USES_GETTIMEOFFSET
 367         select CLKDEV_LOOKUP
 368         select COMMON_CLK
 369         select CPU_ARM720T
 370         select NEED_MACH_MEMORY_H
 371         help
 372           Support for Cirrus Logic 711x/721x/731x based boards.
 373
 374 config ARCH_GEMINI
 375         bool "Cortina Systems Gemini"
 376         select ARCH_REQUIRE_GPIOLIB
 377         select ARCH_USES_GETTIMEOFFSET
 378         select CPU_FA526
 379         help
 380           Support for the Cortina Systems Gemini family SoCs
 381
 382 config ARCH_SIRF
 383         bool "CSR SiRF"
 384         select ARCH_REQUIRE_GPIOLIB
 385         select COMMON_CLK
 386         select GENERIC_CLOCKEVENTS
 387         select GENERIC_IRQ_CHIP
 388         select MIGHT_HAVE_CACHE_L2X0
 389         select NO_IOPORT
 390         select PINCTRL
 391         select PINCTRL_SIRF
 392         select USE_OF
 393         help
 394           Support for CSR SiRFprimaII/Marco/Polo platforms
 395
 396 config ARCH_EBSA110
 397         bool "EBSA-110"
 398         select ARCH_USES_GETTIMEOFFSET
 399         select CPU_SA110
 400         select ISA
 401         select NEED_MACH_IO_H
 402         select NEED_MACH_MEMORY_H
 403         select NO_IOPORT
 404         help
 405           This is an evaluation board for the StrongARM processor available
 406           from Digital. It has limited hardware on-board, including an
 407           Ethernet interface, two PCMCIA sockets, two serial ports and a
 408           parallel port.
 409
 410 config ARCH_EP93XX
 411         bool "EP93xx-based"
 412         select ARCH_HAS_HOLES_MEMORYMODEL
 413         select ARCH_REQUIRE_GPIOLIB
 414         select ARCH_USES_GETTIMEOFFSET
 415         select ARM_AMBA
 416         select ARM_VIC
 417         select CLKDEV_LOOKUP
 418         select CPU_ARM920T
 419         select NEED_MACH_MEMORY_H
 420         help
 421           This enables support for the Cirrus EP93xx series of CPUs.
 422
 423 config ARCH_FOOTBRIDGE
 424         bool "FootBridge"
 425         select CPU_SA110
 426         select FOOTBRIDGE
 427         select GENERIC_CLOCKEVENTS
 428         select HAVE_IDE
 429         select NEED_MACH_IO_H if !MMU
 430         select NEED_MACH_MEMORY_H
 431         help
 432           Support for systems based on the DC21285 companion chip
 433           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 434
 435 config ARCH_MXC
 436         bool "Freescale MXC/iMX-based"
 437         select ARCH_REQUIRE_GPIOLIB
 438         select CLKDEV_LOOKUP
 439         select CLKSRC_MMIO
 440         select GENERIC_CLOCKEVENTS
 441         select GENERIC_IRQ_CHIP
 442         select MULTI_IRQ_HANDLER
 443         select SPARSE_IRQ
 444         select USE_OF
 445         help
 446           Support for Freescale MXC/iMX-based family of processors
 447
 448 config ARCH_MXS
 449         bool "Freescale MXS-based"
 450         select ARCH_REQUIRE_GPIOLIB
 451         select CLKDEV_LOOKUP
 452         select CLKSRC_MMIO
 453         select COMMON_CLK
 454         select GENERIC_CLOCKEVENTS
 455         select HAVE_CLK_PREPARE
 456         select MULTI_IRQ_HANDLER
 457         select PINCTRL
 458         select SPARSE_IRQ
 459         select USE_OF
 460         help
 461           Support for Freescale MXS-based family of processors
 462
 463 config ARCH_NETX
 464         bool "Hilscher NetX based"
 465         select ARM_VIC
 466         select CLKSRC_MMIO
 467         select CPU_ARM926T
 468         select GENERIC_CLOCKEVENTS
 469         help
 470           This enables support for systems based on the Hilscher NetX Soc
 471
 472 config ARCH_H720X
 473         bool "Hynix HMS720x-based"
 474         select ARCH_USES_GETTIMEOFFSET
 475         select CPU_ARM720T
 476         select ISA_DMA_API
 477         help
 478           This enables support for systems based on the Hynix HMS720x
 479
 480 config ARCH_IOP13XX
 481         bool "IOP13xx-based"
 482         depends on MMU
 483         select ARCH_SUPPORTS_MSI
 484         select CPU_XSC3
 485         select NEED_MACH_MEMORY_H
 486         select NEED_RET_TO_USER
 487         select PCI
 488         select PLAT_IOP
 489         select VMSPLIT_1G
 490         help
 491           Support for Intel's IOP13XX (XScale) family of processors.
 492
 493 config ARCH_IOP32X
 494         bool "IOP32x-based"
 495         depends on MMU
 496         select ARCH_REQUIRE_GPIOLIB
 497         select CPU_XSCALE
 498         select NEED_MACH_GPIO_H
 499         select NEED_RET_TO_USER
 500         select PCI
 501         select PLAT_IOP
 502         help
 503           Support for Intel's 80219 and IOP32X (XScale) family of
 504           processors.
 505
 506 config ARCH_IOP33X
 507         bool "IOP33x-based"
 508         depends on MMU
 509         select ARCH_REQUIRE_GPIOLIB
 510         select CPU_XSCALE
 511         select NEED_MACH_GPIO_H
 512         select NEED_RET_TO_USER
 513         select PCI
 514         select PLAT_IOP
 515         help
 516           Support for Intel's IOP33X (XScale) family of processors.
 517
 518 config ARCH_IXP4XX
 519         bool "IXP4xx-based"
 520         depends on MMU
 521         select ARCH_HAS_DMA_SET_COHERENT_MASK
 522         select ARCH_REQUIRE_GPIOLIB
 523         select CLKSRC_MMIO
 524         select CPU_XSCALE
 525         select DMABOUNCE if PCI
 526         select GENERIC_CLOCKEVENTS
 527         select MIGHT_HAVE_PCI
 528         select NEED_MACH_IO_H
 529         help
 530           Support for Intel's IXP4XX (XScale) family of processors.
 531
 532 config ARCH_DOVE
 533         bool "Marvell Dove"
 534         select ARCH_REQUIRE_GPIOLIB
 535         select CPU_V7
 536         select GENERIC_CLOCKEVENTS
 537         select MIGHT_HAVE_PCI
 538         select PLAT_ORION_LEGACY
 539         select USB_ARCH_HAS_EHCI
 540         help
 541           Support for the Marvell Dove SoC 88AP510
 542
 543 config ARCH_KIRKWOOD
 544         bool "Marvell Kirkwood"
 545         select ARCH_REQUIRE_GPIOLIB
 546         select CPU_FEROCEON
 547         select GENERIC_CLOCKEVENTS
 548         select PCI
 549         select PLAT_ORION_LEGACY
 550         help
 551           Support for the following Marvell Kirkwood series SoCs:
 552           88F6180, 88F6192 and 88F6281.
 553
 554 config ARCH_MV78XX0
 555         bool "Marvell MV78xx0"
 556         select ARCH_REQUIRE_GPIOLIB
 557         select CPU_FEROCEON
 558         select GENERIC_CLOCKEVENTS
 559         select PCI
 560         select PLAT_ORION_LEGACY
 561         help
 562           Support for the following Marvell MV78xx0 series SoCs:
 563           MV781x0, MV782x0.
 564
 565 config ARCH_ORION5X
 566         bool "Marvell Orion"
 567         depends on MMU
 568         select ARCH_REQUIRE_GPIOLIB
 569         select CPU_FEROCEON
 570         select GENERIC_CLOCKEVENTS
 571         select PCI
 572         select PLAT_ORION_LEGACY
 573         help
 574           Support for the following Marvell Orion 5x series SoCs:
 575           Orion-1 (5181), Orion-VoIP (5181L), Orion-NAS (5182),
 576           Orion-2 (5281), Orion-1-90 (6183).
 577
 578 config ARCH_MMP
 579         bool "Marvell PXA168/910/MMP2"
 580         depends on MMU
 581         select ARCH_REQUIRE_GPIOLIB
 582         select CLKDEV_LOOKUP
 583         select GENERIC_ALLOCATOR
 584         select GENERIC_CLOCKEVENTS
 585         select GPIO_PXA
 586         select IRQ_DOMAIN
 587         select NEED_MACH_GPIO_H
 588         select PLAT_PXA
 589         select SPARSE_IRQ
 590         help
 591           Support for Marvell's PXA168/PXA910(MMP) and MMP2 processor line.
 592
 593 config ARCH_KS8695
 594         bool "Micrel/Kendin KS8695"
 595         select ARCH_REQUIRE_GPIOLIB
 596         select CLKSRC_MMIO
 597         select CPU_ARM922T
 598         select GENERIC_CLOCKEVENTS
 599         select NEED_MACH_MEMORY_H
 600         help
 601           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 602           System-on-Chip devices.
 603
 604 config ARCH_W90X900
 605         bool "Nuvoton W90X900 CPU"
 606         select ARCH_REQUIRE_GPIOLIB
 607         select CLKDEV_LOOKUP
 608         select CLKSRC_MMIO
 609         select CPU_ARM926T
 610         select GENERIC_CLOCKEVENTS
 611         help
 612           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 613           At present, the w90x900 has been renamed nuc900, regarding
 614           the ARM series product line, you can login the following
 615           link address to know more.
 616
 617           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 618                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 619
 620 config ARCH_LPC32XX
 621         bool "NXP LPC32XX"
 622         select ARCH_REQUIRE_GPIOLIB
 623         select ARM_AMBA
 624         select CLKDEV_LOOKUP
 625         select CLKSRC_MMIO
 626         select CPU_ARM926T
 627         select GENERIC_CLOCKEVENTS
 628         select HAVE_IDE
 629         select HAVE_PWM
 630         select USB_ARCH_HAS_OHCI
 631         select USE_OF
 632         help
 633           Support for the NXP LPC32XX family of processors
 634
 635 config ARCH_TEGRA
 636         bool "NVIDIA Tegra"
 637         select ARCH_HAS_CPUFREQ
 638         select CLKDEV_LOOKUP
 639         select CLKSRC_MMIO
 640         select COMMON_CLK
 641         select GENERIC_CLOCKEVENTS
 642         select GENERIC_GPIO
 643         select HAVE_CLK
 644         select HAVE_SMP
 645         select MIGHT_HAVE_CACHE_L2X0
 646         select USE_OF
 647         help
 648           This enables support for NVIDIA Tegra based systems (Tegra APX,
 649           Tegra 6xx and Tegra 2 series).
 650
 651 config ARCH_PXA
 652         bool "PXA2xx/PXA3xx-based"
 653         depends on MMU
 654         select ARCH_HAS_CPUFREQ
 655         select ARCH_MTD_XIP
 656         select ARCH_REQUIRE_GPIOLIB
 657         select ARM_CPU_SUSPEND if PM
 658         select AUTO_ZRELADDR
 659         select CLKDEV_LOOKUP
 660         select CLKSRC_MMIO
 661         select GENERIC_CLOCKEVENTS
 662         select GPIO_PXA
 663         select HAVE_IDE
 664         select MULTI_IRQ_HANDLER
 665         select NEED_MACH_GPIO_H
 666         select PLAT_PXA
 667         select SPARSE_IRQ
 668         help
 669           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 670
 671 config ARCH_MSM
 672         bool "Qualcomm MSM"
 673         select ARCH_REQUIRE_GPIOLIB
 674         select CLKDEV_LOOKUP
 675         select GENERIC_CLOCKEVENTS
 676         select HAVE_CLK
 677         help
 678           Support for Qualcomm MSM/QSD based systems.  This runs on the
 679           apps processor of the MSM/QSD and depends on a shared memory
 680           interface to the modem processor which runs the baseband
 681           stack and controls some vital subsystems
 682           (clock and power control, etc).
 683
 684 config ARCH_SHMOBILE
 685         bool "Renesas SH-Mobile / R-Mobile"
 686         select CLKDEV_LOOKUP
 687         select GENERIC_CLOCKEVENTS
 688         select HAVE_CLK
 689         select HAVE_MACH_CLKDEV
 690         select HAVE_SMP
 691         select MIGHT_HAVE_CACHE_L2X0
 692         select MULTI_IRQ_HANDLER
 693         select NEED_MACH_MEMORY_H
 694         select NO_IOPORT
 695         select PM_GENERIC_DOMAINS if PM
 696         select SPARSE_IRQ
 697         help
 698           Support for Renesas's SH-Mobile and R-Mobile ARM platforms.
 699
 700 config ARCH_RPC
 701         bool "RiscPC"
 702         select ARCH_ACORN
 703         select ARCH_MAY_HAVE_PC_FDC
 704         select ARCH_SPARSEMEM_ENABLE
 705         select ARCH_USES_GETTIMEOFFSET
 706         select FIQ
 707         select HAVE_IDE
 708         select HAVE_PATA_PLATFORM
 709         select ISA_DMA_API
 710         select NEED_MACH_IO_H
 711         select NEED_MACH_MEMORY_H
 712         select NO_IOPORT
 713         help
 714           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 715           CD-ROM interface, serial and parallel port, and the floppy drive.
 716
 717 config ARCH_SA1100
 718         bool "SA1100-based"
 719         select ARCH_HAS_CPUFREQ
 720         select ARCH_MTD_XIP
 721         select ARCH_REQUIRE_GPIOLIB
 722         select ARCH_SPARSEMEM_ENABLE
 723         select CLKDEV_LOOKUP
 724         select CLKSRC_MMIO
 725         select CPU_FREQ
 726         select CPU_SA1100
 727         select GENERIC_CLOCKEVENTS
 728         select HAVE_IDE
 729         select ISA
 730         select NEED_MACH_GPIO_H
 731         select NEED_MACH_MEMORY_H
 732         select SPARSE_IRQ
 733         help
 734           Support for StrongARM 11x0 based boards.
 735
 736 config ARCH_S3C24XX
 737         bool "Samsung S3C24XX SoCs"
 738         select ARCH_HAS_CPUFREQ
 739         select ARCH_USES_GETTIMEOFFSET
 740         select CLKDEV_LOOKUP
 741         select GENERIC_GPIO
 742         select HAVE_CLK
 743         select HAVE_S3C2410_I2C if I2C
 744         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 745         select HAVE_S3C_RTC if RTC_CLASS
 746         select NEED_MACH_GPIO_H
 747         select NEED_MACH_IO_H
 748         help
 749           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 750           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 751           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 752           Samsung SMDK2410 development board (and derivatives).
 753
 754 config ARCH_S3C64XX
 755         bool "Samsung S3C64XX"
 756         select ARCH_HAS_CPUFREQ
 757         select ARCH_REQUIRE_GPIOLIB
 758         select ARCH_USES_GETTIMEOFFSET
 759         select ARM_VIC
 760         select CLKDEV_LOOKUP
 761         select CPU_V6
 762         select HAVE_CLK
 763         select HAVE_S3C2410_I2C if I2C
 764         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 765         select HAVE_TCM
 766         select NEED_MACH_GPIO_H
 767         select NO_IOPORT
 768         select PLAT_SAMSUNG
 769         select S3C_DEV_NAND
 770         select S3C_GPIO_TRACK
 771         select SAMSUNG_CLKSRC
 772         select SAMSUNG_GPIOLIB_4BIT
 773         select SAMSUNG_IRQ_VIC_TIMER
 774         select USB_ARCH_HAS_OHCI
 775         help
 776           Samsung S3C64XX series based systems
 777
 778 config ARCH_S5P64X0
 779         bool "Samsung S5P6440 S5P6450"
 780         select CLKDEV_LOOKUP
 781         select CLKSRC_MMIO
 782         select CPU_V6
 783         select GENERIC_CLOCKEVENTS
 784         select GENERIC_GPIO
 785         select HAVE_CLK
 786         select HAVE_S3C2410_I2C if I2C
 787         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 788         select HAVE_S3C_RTC if RTC_CLASS
 789         select NEED_MACH_GPIO_H
 790         help
 791           Samsung S5P64X0 CPU based systems, such as the Samsung SMDK6440,
 792           SMDK6450.
 793
 794 config ARCH_S5PC100
 795         bool "Samsung S5PC100"
 796         select ARCH_USES_GETTIMEOFFSET
 797         select CLKDEV_LOOKUP
 798         select CPU_V7
 799         select GENERIC_GPIO
 800         select HAVE_CLK
 801         select HAVE_S3C2410_I2C if I2C
 802         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 803         select HAVE_S3C_RTC if RTC_CLASS
 804         select NEED_MACH_GPIO_H
 805         help
 806           Samsung S5PC100 series based systems
 807
 808 config ARCH_S5PV210
 809         bool "Samsung S5PV210/S5PC110"
 810         select ARCH_HAS_CPUFREQ
 811         select ARCH_HAS_HOLES_MEMORYMODEL
 812         select ARCH_SPARSEMEM_ENABLE
 813         select CLKDEV_LOOKUP
 814         select CLKSRC_MMIO
 815         select CPU_V7
 816         select GENERIC_CLOCKEVENTS
 817         select GENERIC_GPIO
 818         select HAVE_CLK
 819         select HAVE_S3C2410_I2C if I2C
 820         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 821         select HAVE_S3C_RTC if RTC_CLASS
 822         select NEED_MACH_GPIO_H
 823         select NEED_MACH_MEMORY_H
 824         help
 825           Samsung S5PV210/S5PC110 series based systems
 826
 827 config ARCH_EXYNOS
 828         bool "Samsung EXYNOS"
 829         select ARCH_HAS_CPUFREQ
 830         select ARCH_HAS_HOLES_MEMORYMODEL
 831         select ARCH_SPARSEMEM_ENABLE
 832         select CLKDEV_LOOKUP
 833         select CPU_V7
 834         select GENERIC_CLOCKEVENTS
 835         select GENERIC_GPIO
 836         select HAVE_CLK
 837         select HAVE_S3C2410_I2C if I2C
 838         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 839         select HAVE_S3C_RTC if RTC_CLASS
 840         select NEED_MACH_GPIO_H
 841         select NEED_MACH_MEMORY_H
 842         help
 843           Support for SAMSUNG's EXYNOS SoCs (EXYNOS4/5)
 844
 845 config ARCH_SHARK
 846         bool "Shark"
 847         select ARCH_USES_GETTIMEOFFSET
 848         select CPU_SA110
 849         select ISA
 850         select ISA_DMA
 851         select NEED_MACH_MEMORY_H
 852         select PCI
 853         select ZONE_DMA
 854         help
 855           Support for the StrongARM based Digital DNARD machine, also known
 856           as "Shark" (<http://www.shark-linux.de/shark.html>).
 857
 858 config ARCH_U300
 859         bool "ST-Ericsson U300 Series"
 860         depends on MMU
 861         select ARCH_REQUIRE_GPIOLIB
 862         select ARM_AMBA
 863         select ARM_PATCH_PHYS_VIRT
 864         select ARM_VIC
 865         select CLKDEV_LOOKUP
 866         select CLKSRC_MMIO
 867         select COMMON_CLK
 868         select CPU_ARM926T
 869         select GENERIC_CLOCKEVENTS
 870         select GENERIC_GPIO
 871         select HAVE_TCM
 872         select SPARSE_IRQ
 873         help
 874           Support for ST-Ericsson U300 series mobile platforms.
 875
 876 config ARCH_U8500
 877         bool "ST-Ericsson U8500 Series"
 878         depends on MMU
 879         select ARCH_HAS_CPUFREQ
 880         select ARCH_REQUIRE_GPIOLIB
 881         select ARM_AMBA
 882         select CLKDEV_LOOKUP
 883         select CPU_V7
 884         select GENERIC_CLOCKEVENTS
 885         select HAVE_SMP
 886         select MIGHT_HAVE_CACHE_L2X0
 887         help
 888           Support for ST-Ericsson's Ux500 architecture
 889
 890 config ARCH_NOMADIK
 891         bool "STMicroelectronics Nomadik"
 892         select ARCH_REQUIRE_GPIOLIB
 893         select ARM_AMBA
 894         select ARM_VIC
 895         select COMMON_CLK
 896         select CPU_ARM926T
 897         select GENERIC_CLOCKEVENTS
 898         select MIGHT_HAVE_CACHE_L2X0
 899         select PINCTRL
 900         select PINCTRL_STN8815
 901         help
 902           Support for the Nomadik platform by ST-Ericsson
 903
 904 config PLAT_SPEAR
 905         bool "ST SPEAr"
 906         select ARCH_REQUIRE_GPIOLIB
 907         select ARM_AMBA
 908         select CLKDEV_LOOKUP
 909         select CLKSRC_MMIO
 910         select COMMON_CLK
 911         select GENERIC_CLOCKEVENTS
 912         select HAVE_CLK
 913         help
 914           Support for ST's SPEAr platform (SPEAr3xx, SPEAr6xx and SPEAr13xx).
 915
 916 config ARCH_DAVINCI
 917         bool "TI DaVinci"
 918         select ARCH_HAS_HOLES_MEMORYMODEL
 919         select ARCH_REQUIRE_GPIOLIB
 920         select CLKDEV_LOOKUP
 921         select GENERIC_ALLOCATOR
 922         select GENERIC_CLOCKEVENTS
 923         select GENERIC_IRQ_CHIP
 924         select HAVE_IDE
 925         select NEED_MACH_GPIO_H
 926         select ZONE_DMA
 927         help
 928           Support for TI's DaVinci platform.
 929
 930 config ARCH_OMAP
 931         bool "TI OMAP"
 932         depends on MMU
 933         select ARCH_HAS_CPUFREQ
 934         select ARCH_HAS_HOLES_MEMORYMODEL
 935         select ARCH_REQUIRE_GPIOLIB
 936         select CLKSRC_MMIO
 937         select GENERIC_CLOCKEVENTS
 938         select HAVE_CLK
 939         select NEED_MACH_GPIO_H
 940         help
 941           Support for TI's OMAP platform (OMAP1/2/3/4).
 942
 943 config ARCH_VT8500
 944         bool "VIA/WonderMedia 85xx"
 945         select ARCH_HAS_CPUFREQ
 946         select ARCH_REQUIRE_GPIOLIB
 947         select CLKDEV_LOOKUP
 948         select COMMON_CLK
 949         select CPU_ARM926T
 950         select GENERIC_CLOCKEVENTS
 951         select GENERIC_GPIO
 952         select HAVE_CLK
 953         select USE_OF
 954         help
 955           Support for VIA/WonderMedia VT8500/WM85xx System-on-Chip.
 956
 957 config ARCH_ZYNQ
 958         bool "Xilinx Zynq ARM Cortex A9 Platform"
 959         select ARM_AMBA
 960         select ARM_GIC
 961         select CLKDEV_LOOKUP
 962         select CPU_V7
 963         select GENERIC_CLOCKEVENTS
 964         select ICST
 965         select MIGHT_HAVE_CACHE_L2X0
 966         select USE_OF
 967         help
 968           Support for Xilinx Zynq ARM Cortex A9 Platform
 969 endchoice
 970
 971 menu "Multiple platform selection"
 972         depends on ARCH_MULTIPLATFORM
 973
 974 comment "CPU Core family selection"
 975
 976 config ARCH_MULTI_V4
 977         bool "ARMv4 based platforms (FA526, StrongARM)"
 978         depends on !ARCH_MULTI_V6_V7
 979         select ARCH_MULTI_V4_V5
 980
 981 config ARCH_MULTI_V4T
 982         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 983         depends on !ARCH_MULTI_V6_V7
 984         select ARCH_MULTI_V4_V5
 985
 986 config ARCH_MULTI_V5
 987         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 988         depends on !ARCH_MULTI_V6_V7
 989         select ARCH_MULTI_V4_V5
 990
 991 config ARCH_MULTI_V4_V5
 992         bool
 993
 994 config ARCH_MULTI_V6
 995         bool "ARMv6 based platforms (ARM11, Scorpion, ...)"
 996         select ARCH_MULTI_V6_V7
 997         select CPU_V6
 998
 999 config ARCH_MULTI_V7
1000         bool "ARMv7 based platforms (Cortex-A, PJ4, Krait)"
1001         default y
1002         select ARCH_MULTI_V6_V7
1003         select ARCH_VEXPRESS
1004         select CPU_V7
1005
1006 config ARCH_MULTI_V6_V7
1007         bool
1008
1009 config ARCH_MULTI_CPU_AUTO
1010         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
1011         select ARCH_MULTI_V5
1012
1013 endmenu
1014
1015 #
1016 # This is sorted alphabetically by mach-* pathname.  However, plat-*
1017 # Kconfigs may be included either alphabetically (according to the
1018 # plat- suffix) or along side the corresponding mach-* source.
1019 #
1020 source "arch/arm/mach-mvebu/Kconfig"
1021
1022 source "arch/arm/mach-at91/Kconfig"
1023
1024 source "arch/arm/mach-clps711x/Kconfig"
1025
1026 source "arch/arm/mach-cns3xxx/Kconfig"
1027
1028 source "arch/arm/mach-davinci/Kconfig"
1029
1030 source "arch/arm/mach-dove/Kconfig"
1031
1032 source "arch/arm/mach-ep93xx/Kconfig"
1033
1034 source "arch/arm/mach-footbridge/Kconfig"
1035
1036 source "arch/arm/mach-gemini/Kconfig"
1037
1038 source "arch/arm/mach-h720x/Kconfig"
1039
1040 source "arch/arm/mach-highbank/Kconfig"
1041
1042 source "arch/arm/mach-integrator/Kconfig"
1043
1044 source "arch/arm/mach-iop32x/Kconfig"
1045
1046 source "arch/arm/mach-iop33x/Kconfig"
1047
1048 source "arch/arm/mach-iop13xx/Kconfig"
1049
1050 source "arch/arm/mach-ixp4xx/Kconfig"
1051
1052 source "arch/arm/mach-kirkwood/Kconfig"
1053
1054 source "arch/arm/mach-ks8695/Kconfig"
1055
1056 source "arch/arm/mach-msm/Kconfig"
1057
1058 source "arch/arm/mach-mv78xx0/Kconfig"
1059
1060 source "arch/arm/plat-mxc/Kconfig"
1061
1062 source "arch/arm/mach-mxs/Kconfig"
1063
1064 source "arch/arm/mach-netx/Kconfig"
1065
1066 source "arch/arm/mach-nomadik/Kconfig"
1067 source "arch/arm/plat-nomadik/Kconfig"
1068
1069 source "arch/arm/plat-omap/Kconfig"
1070
1071 source "arch/arm/mach-omap1/Kconfig"
1072
1073 source "arch/arm/mach-omap2/Kconfig"
1074
1075 source "arch/arm/mach-orion5x/Kconfig"
1076
1077 source "arch/arm/mach-picoxcell/Kconfig"
1078
1079 source "arch/arm/mach-pxa/Kconfig"
1080 source "arch/arm/plat-pxa/Kconfig"
1081
1082 source "arch/arm/mach-mmp/Kconfig"
1083
1084 source "arch/arm/mach-realview/Kconfig"
1085
1086 source "arch/arm/mach-sa1100/Kconfig"
1087
1088 source "arch/arm/plat-samsung/Kconfig"
1089 source "arch/arm/plat-s3c24xx/Kconfig"
1090
1091 source "arch/arm/mach-socfpga/Kconfig"
1092
1093 source "arch/arm/plat-spear/Kconfig"
1094
1095 source "arch/arm/mach-s3c24xx/Kconfig"
1096 if ARCH_S3C24XX
1097 source "arch/arm/mach-s3c2412/Kconfig"
1098 source "arch/arm/mach-s3c2440/Kconfig"
1099 endif
1100
1101 if ARCH_S3C64XX
1102 source "arch/arm/mach-s3c64xx/Kconfig"
1103 endif
1104
1105 source "arch/arm/mach-s5p64x0/Kconfig"
1106
1107 source "arch/arm/mach-s5pc100/Kconfig"
1108
1109 source "arch/arm/mach-s5pv210/Kconfig"
1110
1111 source "arch/arm/mach-exynos/Kconfig"
1112
1113 source "arch/arm/mach-shmobile/Kconfig"
1114
1115 source "arch/arm/mach-prima2/Kconfig"
1116
1117 source "arch/arm/mach-tegra/Kconfig"
1118
1119 source "arch/arm/mach-u300/Kconfig"
1120
1121 source "arch/arm/mach-ux500/Kconfig"
1122
1123 source "arch/arm/mach-versatile/Kconfig"
1124
1125 source "arch/arm/mach-vexpress/Kconfig"
1126 source "arch/arm/plat-versatile/Kconfig"
1127
1128 source "arch/arm/mach-w90x900/Kconfig"
1129
1130 # Definitions to make life easier
1131 config ARCH_ACORN
1132         bool
1133
1134 config PLAT_IOP
1135         bool
1136         select GENERIC_CLOCKEVENTS
1137
1138 config PLAT_ORION
1139         bool
1140         select CLKSRC_MMIO
1141         select COMMON_CLK
1142         select GENERIC_IRQ_CHIP
1143         select IRQ_DOMAIN
1144
1145 config PLAT_ORION_LEGACY
1146         bool
1147         select PLAT_ORION
1148
1149 config PLAT_PXA
1150         bool
1151
1152 config PLAT_VERSATILE
1153         bool
1154
1155 config ARM_TIMER_SP804
1156         bool
1157         select CLKSRC_MMIO
1158         select HAVE_SCHED_CLOCK
1159
1160 source arch/arm/mm/Kconfig
1161
1162 config ARM_NR_BANKS
1163         int
1164         default 16 if ARCH_EP93XX
1165         default 8
1166
1167 config IWMMXT
1168         bool "Enable iWMMXt support"
1169         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4
1170         default y if PXA27x || PXA3xx || PXA95x || ARCH_MMP
1171         help
1172           Enable support for iWMMXt context switching at run time if
1173           running on a CPU that supports it.
1174
1175 config XSCALE_PMU
1176         bool
1177         depends on CPU_XSCALE
1178         default y
1179
1180 config MULTI_IRQ_HANDLER
1181         bool
1182         help
1183           Allow each machine to specify it's own IRQ handler at run time.
1184
1185 if !MMU
1186 source "arch/arm/Kconfig-nommu"
1187 endif
1188
1189 config ARM_ERRATA_326103
1190         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
1191         depends on CPU_V6
1192         help
1193           Executing a SWP instruction to read-only memory does not set bit 11
1194           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
1195           treat the access as a read, preventing a COW from occurring and
1196           causing the faulting task to livelock.
1197
1198 config ARM_ERRATA_411920
1199         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
1200         depends on CPU_V6 || CPU_V6K
1201         help
1202           Invalidation of the Instruction Cache operation can
1203           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
1204           It does not affect the MPCore. This option enables the ARM Ltd.
1205           recommended workaround.
1206
1207 config ARM_ERRATA_430973
1208         bool "ARM errata: Stale prediction on replaced interworking branch"
1209         depends on CPU_V7
1210         help
1211           This option enables the workaround for the 430973 Cortex-A8
1212           (r1p0..r1p2) erratum. If a code sequence containing an ARM/Thumb
1213           interworking branch is replaced with another code sequence at the
1214           same virtual address, whether due to self-modifying code or virtual
1215           to physical address re-mapping, Cortex-A8 does not recover from the
1216           stale interworking branch prediction. This results in Cortex-A8
1217           executing the new code sequence in the incorrect ARM or Thumb state.
1218           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
1219           and also flushes the branch target cache at every context switch.
1220           Note that setting specific bits in the ACTLR register may not be
1221           available in non-secure mode.
1222
1223 config ARM_ERRATA_458693
1224         bool "ARM errata: Processor deadlock when a false hazard is created"
1225         depends on CPU_V7
1226         help
1227           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
1228           erratum. For very specific sequences of memory operations, it is
1229           possible for a hazard condition intended for a cache line to instead
1230           be incorrectly associated with a different cache line. This false
1231           hazard might then cause a processor deadlock. The workaround enables
1232           the L1 caching of the NEON accesses and disables the PLD instruction
1233           in the ACTLR register. Note that setting specific bits in the ACTLR
1234           register may not be available in non-secure mode.
1235
1236 config ARM_ERRATA_460075
1237         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
1238         depends on CPU_V7
1239         help
1240           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
1241           erratum. Any asynchronous access to the L2 cache may encounter a
1242           situation in which recent store transactions to the L2 cache are lost
1243           and overwritten with stale memory contents from external memory. The
1244           workaround disables the write-allocate mode for the L2 cache via the
1245           ACTLR register. Note that setting specific bits in the ACTLR register
1246           may not be available in non-secure mode.
1247
1248 config ARM_ERRATA_742230
1249         bool "ARM errata: DMB operation may be faulty"
1250         depends on CPU_V7 && SMP
1251         help
1252           This option enables the workaround for the 742230 Cortex-A9
1253           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1254           between two write operations may not ensure the correct visibility
1255           ordering of the two writes. This workaround sets a specific bit in
1256           the diagnostic register of the Cortex-A9 which causes the DMB
1257           instruction to behave as a DSB, ensuring the correct behaviour of
1258           the two writes.
1259
1260 config ARM_ERRATA_742231
1261         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1262         depends on CPU_V7 && SMP
1263         help
1264           This option enables the workaround for the 742231 Cortex-A9
1265           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1266           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1267           accessing some data located in the same cache line, may get corrupted
1268           data due to bad handling of the address hazard when the line gets
1269           replaced from one of the CPUs at the same time as another CPU is
1270           accessing it. This workaround sets specific bits in the diagnostic
1271           register of the Cortex-A9 which reduces the linefill issuing
1272           capabilities of the processor.
1273
1274 config PL310_ERRATA_588369
1275         bool "PL310 errata: Clean & Invalidate maintenance operations do not invalidate clean lines"
1276         depends on CACHE_L2X0
1277         help
1278            The PL310 L2 cache controller implements three types of Clean &
1279            Invalidate maintenance operations: by Physical Address
1280            (offset 0x7F0), by Index/Way (0x7F8) and by Way (0x7FC).
1281            They are architecturally defined to behave as the execution of a
1282            clean operation followed immediately by an invalidate operation,
1283            both performing to the same memory location. This functionality
1284            is not correctly implemented in PL310 as clean lines are not
1285            invalidated as a result of these operations.
1286
1287 config ARM_ERRATA_720789
1288         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1289         depends on CPU_V7
1290         help
1291           This option enables the workaround for the 720789 Cortex-A9 (prior to
1292           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1293           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1294           As a consequence of this erratum, some TLB entries which should be
1295           invalidated are not, resulting in an incoherency in the system page
1296           tables. The workaround changes the TLB flushing routines to invalidate
1297           entries regardless of the ASID.
1298
1299 config PL310_ERRATA_727915
1300         bool "PL310 errata: Background Clean & Invalidate by Way operation can cause data corruption"
1301         depends on CACHE_L2X0
1302         help
1303           PL310 implements the Clean & Invalidate by Way L2 cache maintenance
1304           operation (offset 0x7FC). This operation runs in background so that
1305           PL310 can handle normal accesses while it is in progress. Under very
1306           rare circumstances, due to this erratum, write data can be lost when
1307           PL310 treats a cacheable write transaction during a Clean &
1308           Invalidate by Way operation.
1309
1310 config ARM_ERRATA_743622
1311         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1312         depends on CPU_V7
1313         help
1314           This option enables the workaround for the 743622 Cortex-A9
1315           (r2p*) erratum. Under very rare conditions, a faulty
1316           optimisation in the Cortex-A9 Store Buffer may lead to data
1317           corruption. This workaround sets a specific bit in the diagnostic
1318           register of the Cortex-A9 which disables the Store Buffer
1319           optimisation, preventing the defect from occurring. This has no
1320           visible impact on the overall performance or power consumption of the
1321           processor.
1322
1323 config ARM_ERRATA_751472
1324         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1325         depends on CPU_V7
1326         help
1327           This option enables the workaround for the 751472 Cortex-A9 (prior
1328           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1329           completion of a following broadcasted operation if the second
1330           operation is received by a CPU before the ICIALLUIS has completed,
1331           potentially leading to corrupted entries in the cache or TLB.
1332
1333 config PL310_ERRATA_753970
1334         bool "PL310 errata: cache sync operation may be faulty"
1335         depends on CACHE_PL310
1336         help
1337           This option enables the workaround for the 753970 PL310 (r3p0) erratum.
1338
1339           Under some condition the effect of cache sync operation on
1340           the store buffer still remains when the operation completes.
1341           This means that the store buffer is always asked to drain and
1342           this prevents it from merging any further writes. The workaround
1343           is to replace the normal offset of cache sync operation (0x730)
1344           by another offset targeting an unmapped PL310 register 0x740.
1345           This has the same effect as the cache sync operation: store buffer
1346           drain and waiting for all buffers empty.
1347
1348 config ARM_ERRATA_754322
1349         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1350         depends on CPU_V7
1351         help
1352           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1353           r3p*) erratum. A speculative memory access may cause a page table walk
1354           which starts prior to an ASID switch but completes afterwards. This
1355           can populate the micro-TLB with a stale entry which may be hit with
1356           the new ASID. This workaround places two dsb instructions in the mm
1357           switching code so that no page table walks can cross the ASID switch.
1358
1359 config ARM_ERRATA_754327
1360         bool "ARM errata: no automatic Store Buffer drain"
1361         depends on CPU_V7 && SMP
1362         help
1363           This option enables the workaround for the 754327 Cortex-A9 (prior to
1364           r2p0) erratum. The Store Buffer does not have any automatic draining
1365           mechanism and therefore a livelock may occur if an external agent
1366           continuously polls a memory location waiting to observe an update.
1367           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1368           written polling loops from denying visibility of updates to memory.
1369
1370 config ARM_ERRATA_364296
1371         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1372         depends on CPU_V6 && !SMP
1373         help
1374           This options enables the workaround for the 364296 ARM1136
1375           r0p2 erratum (possible cache data corruption with
1376           hit-under-miss enabled). It sets the undocumented bit 31 in
1377           the auxiliary control register and the FI bit in the control
1378           register, thus disabling hit-under-miss without putting the
1379           processor into full low interrupt latency mode. ARM11MPCore
1380           is not affected.
1381
1382 config ARM_ERRATA_764369
1383         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1384         depends on CPU_V7 && SMP
1385         help
1386           This option enables the workaround for erratum 764369
1387           affecting Cortex-A9 MPCore with two or more processors (all
1388           current revisions). Under certain timing circumstances, a data
1389           cache line maintenance operation by MVA targeting an Inner
1390           Shareable memory region may fail to proceed up to either the
1391           Point of Coherency or to the Point of Unification of the
1392           system. This workaround adds a DSB instruction before the
1393           relevant cache maintenance functions and sets a specific bit
1394           in the diagnostic control register of the SCU.
1395
1396 config PL310_ERRATA_769419
1397         bool "PL310 errata: no automatic Store Buffer drain"
1398         depends on CACHE_L2X0
1399         help
1400           On revisions of the PL310 prior to r3p2, the Store Buffer does
1401           not automatically drain. This can cause normal, non-cacheable
1402           writes to be retained when the memory system is idle, leading
1403           to suboptimal I/O performance for drivers using coherent DMA.
1404           This option adds a write barrier to the cpu_idle loop so that,
1405           on systems with an outer cache, the store buffer is drained
1406           explicitly.
1407
1408 config ARM_ERRATA_775420
1409        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1410        depends on CPU_V7
1411        help
1412          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1413          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1414          operation aborts with MMU exception, it might cause the processor
1415          to deadlock. This workaround puts DSB before executing ISB if
1416          an abort may occur on cache maintenance.
1417
1418 endmenu
1419
1420 source "arch/arm/common/Kconfig"
1421
1422 menu "Bus support"
1423
1424 config ARM_AMBA
1425         bool
1426
1427 config ISA
1428         bool
1429         help
1430           Find out whether you have ISA slots on your motherboard.  ISA is the
1431           name of a bus system, i.e. the way the CPU talks to the other stuff
1432           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1433           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1434           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1435
1436 # Select ISA DMA controller support
1437 config ISA_DMA
1438         bool
1439         select ISA_DMA_API
1440
1441 # Select ISA DMA interface
1442 config ISA_DMA_API
1443         bool
1444
1445 config PCI
1446         bool "PCI support" if MIGHT_HAVE_PCI
1447         help
1448           Find out whether you have a PCI motherboard. PCI is the name of a
1449           bus system, i.e. the way the CPU talks to the other stuff inside
1450           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1451           VESA. If you have PCI, say Y, otherwise N.
1452
1453 config PCI_DOMAINS
1454         bool
1455         depends on PCI
1456
1457 config PCI_NANOENGINE
1458         bool "BSE nanoEngine PCI support"
1459         depends on SA1100_NANOENGINE
1460         help
1461           Enable PCI on the BSE nanoEngine board.
1462
1463 config PCI_SYSCALL
1464         def_bool PCI
1465
1466 # Select the host bridge type
1467 config PCI_HOST_VIA82C505
1468         bool
1469         depends on PCI && ARCH_SHARK
1470         default y
1471
1472 config PCI_HOST_ITE8152
1473         bool
1474         depends on PCI && MACH_ARMCORE
1475         default y
1476         select DMABOUNCE
1477
1478 source "drivers/pci/Kconfig"
1479
1480 source "drivers/pcmcia/Kconfig"
1481
1482 endmenu
1483
1484 menu "Kernel Features"
1485
1486 config HAVE_SMP
1487         bool
1488         help
1489           This option should be selected by machines which have an SMP-
1490           capable CPU.
1491
1492           The only effect of this option is to make the SMP-related
1493           options available to the user for configuration.
1494
1495 config SMP
1496         bool "Symmetric Multi-Processing"
1497         depends on CPU_V6K || CPU_V7
1498         depends on GENERIC_CLOCKEVENTS
1499         depends on HAVE_SMP
1500         depends on MMU
1501         select HAVE_ARM_SCU if !ARCH_MSM_SCORPIONMP
1502         select USE_GENERIC_SMP_HELPERS
1503         help
1504           This enables support for systems with more than one CPU. If you have
1505           a system with only one CPU, like most personal computers, say N. If
1506           you have a system with more than one CPU, say Y.
1507
1508           If you say N here, the kernel will run on single and multiprocessor
1509           machines, but will use only one CPU of a multiprocessor machine. If
1510           you say Y here, the kernel will run on many, but not all, single
1511           processor machines. On a single processor machine, the kernel will
1512           run faster if you say N here.
1513
1514           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1515           <file:Documentation/nmi_watchdog.txt> and the SMP-HOWTO available at
1516           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1517
1518           If you don't know what to do here, say N.
1519
1520 config SMP_ON_UP
1521         bool "Allow booting SMP kernel on uniprocessor systems (EXPERIMENTAL)"
1522         depends on EXPERIMENTAL
1523         depends on SMP && !XIP_KERNEL
1524         default y
1525         help
1526           SMP kernels contain instructions which fail on non-SMP processors.
1527           Enabling this option allows the kernel to modify itself to make
1528           these instructions safe.  Disabling it allows about 1K of space
1529           savings.
1530
1531           If you don't know what to do here, say Y.
1532
1533 config ARM_CPU_TOPOLOGY
1534         bool "Support cpu topology definition"
1535         depends on SMP && CPU_V7
1536         default y
1537         help
1538           Support ARM cpu topology definition. The MPIDR register defines
1539           affinity between processors which is then used to describe the cpu
1540           topology of an ARM System.
1541
1542 config SCHED_MC
1543         bool "Multi-core scheduler support"
1544         depends on ARM_CPU_TOPOLOGY
1545         help
1546           Multi-core scheduler support improves the CPU scheduler's decision
1547           making when dealing with multi-core CPU chips at a cost of slightly
1548           increased overhead in some places. If unsure say N here.
1549
1550 config SCHED_SMT
1551         bool "SMT scheduler support"
1552         depends on ARM_CPU_TOPOLOGY
1553         help
1554           Improves the CPU scheduler's decision making when dealing with
1555           MultiThreading at a cost of slightly increased overhead in some
1556           places. If unsure say N here.
1557
1558 config HAVE_ARM_SCU
1559         bool
1560         help
1561           This option enables support for the ARM system coherency unit
1562
1563 config ARM_ARCH_TIMER
1564         bool "Architected timer support"
1565         depends on CPU_V7
1566         help
1567           This option enables support for the ARM architected timer
1568
1569 config HAVE_ARM_TWD
1570         bool
1571         depends on SMP
1572         help
1573           This options enables support for the ARM timer and watchdog unit
1574
1575 choice
1576         prompt "Memory split"
1577         default VMSPLIT_3G
1578         help
1579           Select the desired split between kernel and user memory.
1580
1581           If you are not absolutely sure what you are doing, leave this
1582           option alone!
1583
1584         config VMSPLIT_3G
1585                 bool "3G/1G user/kernel split"
1586         config VMSPLIT_2G
1587                 bool "2G/2G user/kernel split"
1588         config VMSPLIT_1G
1589                 bool "1G/3G user/kernel split"
1590 endchoice
1591
1592 config PAGE_OFFSET
1593         hex
1594         default 0x40000000 if VMSPLIT_1G
1595         default 0x80000000 if VMSPLIT_2G
1596         default 0xC0000000
1597
1598 config NR_CPUS
1599         int "Maximum number of CPUs (2-32)"
1600         range 2 32
1601         depends on SMP
1602         default "4"
1603
1604 config HOTPLUG_CPU
1605         bool "Support for hot-pluggable CPUs"
1606         depends on SMP && HOTPLUG
1607         help
1608           Say Y here to experiment with turning CPUs off and on.  CPUs
1609           can be controlled through /sys/devices/system/cpu.
1610
1611 config LOCAL_TIMERS
1612         bool "Use local timer interrupts"
1613         depends on SMP
1614         default y
1615         select HAVE_ARM_TWD if (!ARCH_MSM_SCORPIONMP && !EXYNOS4_MCT)
1616         help
1617           Enable support for local timers on SMP platforms, rather then the
1618           legacy IPI broadcast method.  Local timers allows the system
1619           accounting to be spread across the timer interval, preventing a
1620           "thundering herd" at every timer tick.
1621
1622 config ARCH_NR_GPIO
1623         int
1624         default 1024 if ARCH_SHMOBILE || ARCH_TEGRA
1625         default 355 if ARCH_U8500
1626         default 264 if MACH_H4700
1627         default 512 if SOC_OMAP5
1628         default 288 if ARCH_VT8500
1629         default 0
1630         help
1631           Maximum number of GPIOs in the system.
1632
1633           If unsure, leave the default value.
1634
1635 source kernel/Kconfig.preempt
1636
1637 config HZ
1638         int
1639         default 200 if ARCH_EBSA110 || ARCH_S3C24XX || ARCH_S5P64X0 || \
1640                 ARCH_S5PV210 || ARCH_EXYNOS4
1641         default OMAP_32K_TIMER_HZ if ARCH_OMAP && OMAP_32K_TIMER
1642         default AT91_TIMER_HZ if ARCH_AT91
1643         default SHMOBILE_TIMER_HZ if ARCH_SHMOBILE
1644         default 100
1645
1646 config THUMB2_KERNEL
1647         bool "Compile the kernel in Thumb-2 mode"
1648         depends on CPU_V7 && !CPU_V6 && !CPU_V6K
1649         select AEABI
1650         select ARM_ASM_UNIFIED
1651         select ARM_UNWIND
1652         help
1653           By enabling this option, the kernel will be compiled in
1654           Thumb-2 mode. A compiler/assembler that understand the unified
1655           ARM-Thumb syntax is needed.
1656
1657           If unsure, say N.
1658
1659 config THUMB2_AVOID_R_ARM_THM_JUMP11
1660         bool "Work around buggy Thumb-2 short branch relocations in gas"
1661         depends on THUMB2_KERNEL && MODULES
1662         default y
1663         help
1664           Various binutils versions can resolve Thumb-2 branches to
1665           locally-defined, preemptible global symbols as short-range "b.n"
1666           branch instructions.
1667
1668           This is a problem, because there's no guarantee the final
1669           destination of the symbol, or any candidate locations for a
1670           trampoline, are within range of the branch.  For this reason, the
1671           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1672           relocation in modules at all, and it makes little sense to add
1673           support.
1674
1675           The symptom is that the kernel fails with an "unsupported
1676           relocation" error when loading some modules.
1677
1678           Until fixed tools are available, passing
1679           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1680           code which hits this problem, at the cost of a bit of extra runtime
1681           stack usage in some cases.
1682
1683           The problem is described in more detail at:
1684               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1685
1686           Only Thumb-2 kernels are affected.
1687
1688           Unless you are sure your tools don't have this problem, say Y.
1689
1690 config ARM_ASM_UNIFIED
1691         bool
1692
1693 config AEABI
1694         bool "Use the ARM EABI to compile the kernel"
1695         help
1696           This option allows for the kernel to be compiled using the latest
1697           ARM ABI (aka EABI).  This is only useful if you are using a user
1698           space environment that is also compiled with EABI.
1699
1700           Since there are major incompatibilities between the legacy ABI and
1701           EABI, especially with regard to structure member alignment, this
1702           option also changes the kernel syscall calling convention to
1703           disambiguate both ABIs and allow for backward compatibility support
1704           (selected with CONFIG_OABI_COMPAT).
1705
1706           To use this you need GCC version 4.0.0 or later.
1707
1708 config OABI_COMPAT
1709         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1710         depends on AEABI && EXPERIMENTAL && !THUMB2_KERNEL
1711         default y
1712         help
1713           This option preserves the old syscall interface along with the
1714           new (ARM EABI) one. It also provides a compatibility layer to
1715           intercept syscalls that have structure arguments which layout
1716           in memory differs between the legacy ABI and the new ARM EABI
1717           (only for non "thumb" binaries). This option adds a tiny
1718           overhead to all syscalls and produces a slightly larger kernel.
1719           If you know you'll be using only pure EABI user space then you
1720           can say N here. If this option is not selected and you attempt
1721           to execute a legacy ABI binary then the result will be
1722           UNPREDICTABLE (in fact it can be predicted that it won't work
1723           at all). If in doubt say Y.
1724
1725 config ARCH_HAS_HOLES_MEMORYMODEL
1726         bool
1727
1728 config ARCH_SPARSEMEM_ENABLE
1729         bool
1730
1731 config ARCH_SPARSEMEM_DEFAULT
1732         def_bool ARCH_SPARSEMEM_ENABLE
1733
1734 config ARCH_SELECT_MEMORY_MODEL
1735         def_bool ARCH_SPARSEMEM_ENABLE
1736
1737 config HAVE_ARCH_PFN_VALID
1738         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1739
1740 config HIGHMEM
1741         bool "High Memory Support"
1742         depends on MMU
1743         help
1744           The address space of ARM processors is only 4 Gigabytes large
1745           and it has to accommodate user address space, kernel address
1746           space as well as some memory mapped IO. That means that, if you
1747           have a large amount of physical memory and/or IO, not all of the
1748           memory can be "permanently mapped" by the kernel. The physical
1749           memory that is not permanently mapped is called "high memory".
1750
1751           Depending on the selected kernel/user memory split, minimum
1752           vmalloc space and actual amount of RAM, you may not need this
1753           option which should result in a slightly faster kernel.
1754
1755           If unsure, say n.
1756
1757 config HIGHPTE
1758         bool "Allocate 2nd-level pagetables from highmem"
1759         depends on HIGHMEM
1760
1761 config HW_PERF_EVENTS
1762         bool "Enable hardware performance counter support for perf events"
1763         depends on PERF_EVENTS
1764         default y
1765         help
1766           Enable hardware performance counter support for perf events. If
1767           disabled, perf events will use software events only.
1768
1769 source "mm/Kconfig"
1770
1771 config FORCE_MAX_ZONEORDER
1772         int "Maximum zone order" if ARCH_SHMOBILE
1773         range 11 64 if ARCH_SHMOBILE
1774         default "12" if SOC_AM33XX
1775         default "9" if SA1111
1776         default "11"
1777         help
1778           The kernel memory allocator divides physically contiguous memory
1779           blocks into "zones", where each zone is a power of two number of
1780           pages.  This option selects the largest power of two that the kernel
1781           keeps in the memory allocator.  If you need to allocate very large
1782           blocks of physically contiguous memory, then you may need to
1783           increase this value.
1784
1785           This config option is actually maximum order plus one. For example,
1786           a value of 11 means that the largest free memory block is 2^10 pages.
1787
1788 config ALIGNMENT_TRAP
1789         bool
1790         depends on CPU_CP15_MMU
1791         default y if !ARCH_EBSA110
1792         select HAVE_PROC_CPU if PROC_FS
1793         help
1794           ARM processors cannot fetch/store information which is not
1795           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1796           address divisible by 4. On 32-bit ARM processors, these non-aligned
1797           fetch/store instructions will be emulated in software if you say
1798           here, which has a severe performance impact. This is necessary for
1799           correct operation of some network protocols. With an IP-only
1800           configuration it is safe to say N, otherwise say Y.
1801
1802 config UACCESS_WITH_MEMCPY
1803         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1804         depends on MMU
1805         default y if CPU_FEROCEON
1806         help
1807           Implement faster copy_to_user and clear_user methods for CPU
1808           cores where a 8-word STM instruction give significantly higher
1809           memory write throughput than a sequence of individual 32bit stores.
1810
1811           A possible side effect is a slight increase in scheduling latency
1812           between threads sharing the same address space if they invoke
1813           such copy operations with large buffers.
1814
1815           However, if the CPU data cache is using a write-allocate mode,
1816           this option is unlikely to provide any performance gain.
1817
1818 config SECCOMP
1819         bool
1820         prompt "Enable seccomp to safely compute untrusted bytecode"
1821         ---help---
1822           This kernel feature is useful for number crunching applications
1823           that may need to compute untrusted bytecode during their
1824           execution. By using pipes or other transports made available to
1825           the process as file descriptors supporting the read/write
1826           syscalls, it's possible to isolate those applications in
1827           their own address space using seccomp. Once seccomp is
1828           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1829           and the task is only allowed to execute a few safe syscalls
1830           defined by each seccomp mode.
1831
1832 config CC_STACKPROTECTOR
1833         bool "Enable -fstack-protector buffer overflow detection (EXPERIMENTAL)"
1834         depends on EXPERIMENTAL
1835         help
1836           This option turns on the -fstack-protector GCC feature. This
1837           feature puts, at the beginning of functions, a canary value on
1838           the stack just before the return address, and validates
1839           the value just before actually returning.  Stack based buffer
1840           overflows (that need to overwrite this return address) now also
1841           overwrite the canary, which gets detected and the attack is then
1842           neutralized via a kernel panic.
1843           This feature requires gcc version 4.2 or above.
1844
1845 config XEN_DOM0
1846         def_bool y
1847         depends on XEN
1848
1849 config XEN
1850         bool "Xen guest support on ARM (EXPERIMENTAL)"
1851         depends on EXPERIMENTAL && ARM && OF
1852         depends on CPU_V7 && !CPU_V6
1853         help
1854           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1855
1856 endmenu
1857
1858 menu "Boot options"
1859
1860 config USE_OF
1861         bool "Flattened Device Tree support"
1862         select IRQ_DOMAIN
1863         select OF
1864         select OF_EARLY_FLATTREE
1865         help
1866           Include support for flattened device tree machine descriptions.
1867
1868 config ATAGS
1869         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1870         default y
1871         help
1872           This is the traditional way of passing data to the kernel at boot
1873           time. If you are solely relying on the flattened device tree (or
1874           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1875           to remove ATAGS support from your kernel binary.  If unsure,
1876           leave this to y.
1877
1878 config DEPRECATED_PARAM_STRUCT
1879         bool "Provide old way to pass kernel parameters"
1880         depends on ATAGS
1881         help
1882           This was deprecated in 2001 and announced to live on for 5 years.
1883           Some old boot loaders still use this way.
1884
1885 # Compressed boot loader in ROM.  Yes, we really want to ask about
1886 # TEXT and BSS so we preserve their values in the config files.
1887 config ZBOOT_ROM_TEXT
1888         hex "Compressed ROM boot loader base address"
1889         default "0"
1890         help
1891           The physical address at which the ROM-able zImage is to be
1892           placed in the target.  Platforms which normally make use of
1893           ROM-able zImage formats normally set this to a suitable
1894           value in their defconfig file.
1895
1896           If ZBOOT_ROM is not enabled, this has no effect.
1897
1898 config ZBOOT_ROM_BSS
1899         hex "Compressed ROM boot loader BSS address"
1900         default "0"
1901         help
1902           The base address of an area of read/write memory in the target
1903           for the ROM-able zImage which must be available while the
1904           decompressor is running. It must be large enough to hold the
1905           entire decompressed kernel plus an additional 128 KiB.
1906           Platforms which normally make use of ROM-able zImage formats
1907           normally set this to a suitable value in their defconfig file.
1908
1909           If ZBOOT_ROM is not enabled, this has no effect.
1910
1911 config ZBOOT_ROM
1912         bool "Compressed boot loader in ROM/flash"
1913         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1914         help
1915           Say Y here if you intend to execute your compressed kernel image
1916           (zImage) directly from ROM or flash.  If unsure, say N.
1917
1918 choice
1919         prompt "Include SD/MMC loader in zImage (EXPERIMENTAL)"
1920         depends on ZBOOT_ROM && ARCH_SH7372 && EXPERIMENTAL
1921         default ZBOOT_ROM_NONE
1922         help
1923           Include experimental SD/MMC loading code in the ROM-able zImage.
1924           With this enabled it is possible to write the ROM-able zImage
1925           kernel image to an MMC or SD card and boot the kernel straight
1926           from the reset vector. At reset the processor Mask ROM will load
1927           the first part of the ROM-able zImage which in turn loads the
1928           rest the kernel image to RAM.
1929
1930 config ZBOOT_ROM_NONE
1931         bool "No SD/MMC loader in zImage (EXPERIMENTAL)"
1932         help
1933           Do not load image from SD or MMC
1934
1935 config ZBOOT_ROM_MMCIF
1936         bool "Include MMCIF loader in zImage (EXPERIMENTAL)"
1937         help
1938           Load image from MMCIF hardware block.
1939
1940 config ZBOOT_ROM_SH_MOBILE_SDHI
1941         bool "Include SuperH Mobile SDHI loader in zImage (EXPERIMENTAL)"
1942         help
1943           Load image from SDHI hardware block
1944
1945 endchoice
1946
1947 config ARM_APPENDED_DTB
1948         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1949         depends on OF && !ZBOOT_ROM && EXPERIMENTAL
1950         help
1951           With this option, the boot code will look for a device tree binary
1952           (DTB) appended to zImage
1953           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1954
1955           This is meant as a backward compatibility convenience for those
1956           systems with a bootloader that can't be upgraded to accommodate
1957           the documented boot protocol using a device tree.
1958
1959           Beware that there is very little in terms of protection against
1960           this option being confused by leftover garbage in memory that might
1961           look like a DTB header after a reboot if no actual DTB is appended
1962           to zImage.  Do not leave this option active in a production kernel
1963           if you don't intend to always append a DTB.  Proper passing of the
1964           location into r2 of a bootloader provided DTB is always preferable
1965           to this option.
1966
1967 config ARM_ATAG_DTB_COMPAT
1968         bool "Supplement the appended DTB with traditional ATAG information"
1969         depends on ARM_APPENDED_DTB
1970         help
1971           Some old bootloaders can't be updated to a DTB capable one, yet
1972           they provide ATAGs with memory configuration, the ramdisk address,
1973           the kernel cmdline string, etc.  Such information is dynamically
1974           provided by the bootloader and can't always be stored in a static
1975           DTB.  To allow a device tree enabled kernel to be used with such
1976           bootloaders, this option allows zImage to extract the information
1977           from the ATAG list and store it at run time into the appended DTB.
1978
1979 choice
1980         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1981         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1982
1983 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1984         bool "Use bootloader kernel arguments if available"
1985         help
1986           Uses the command-line options passed by the boot loader instead of
1987           the device tree bootargs property. If the boot loader doesn't provide
1988           any, the device tree bootargs property will be used.
1989
1990 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1991         bool "Extend with bootloader kernel arguments"
1992         help
1993           The command-line arguments provided by the boot loader will be
1994           appended to the the device tree bootargs property.
1995
1996 endchoice
1997
1998 config CMDLINE
1999         string "Default kernel command string"
2000         default ""
2001         help
2002           On some architectures (EBSA110 and CATS), there is currently no way
2003           for the boot loader to pass arguments to the kernel. For these
2004           architectures, you should supply some command-line options at build
2005           time by entering them here. As a minimum, you should specify the
2006           memory size and the root device (e.g., mem=64M root=/dev/nfs).
2007
2008 choice
2009         prompt "Kernel command line type" if CMDLINE != ""
2010         default CMDLINE_FROM_BOOTLOADER
2011         depends on ATAGS
2012
2013 config CMDLINE_FROM_BOOTLOADER
2014         bool "Use bootloader kernel arguments if available"
2015         help
2016           Uses the command-line options passed by the boot loader. If
2017           the boot loader doesn't provide any, the default kernel command
2018           string provided in CMDLINE will be used.
2019
2020 config CMDLINE_EXTEND
2021         bool "Extend bootloader kernel arguments"
2022         help
2023           The command-line arguments provided by the boot loader will be
2024           appended to the default kernel command string.
2025
2026 config CMDLINE_FORCE
2027         bool "Always use the default kernel command string"
2028         help
2029           Always use the default kernel command string, even if the boot
2030           loader passes other arguments to the kernel.
2031           This is useful if you cannot or don't want to change the
2032           command-line options your boot loader passes to the kernel.
2033 endchoice
2034
2035 config XIP_KERNEL
2036         bool "Kernel Execute-In-Place from ROM"
2037         depends on !ZBOOT_ROM && !ARM_LPAE && !ARCH_MULTIPLATFORM
2038         help
2039           Execute-In-Place allows the kernel to run from non-volatile storage
2040           directly addressable by the CPU, such as NOR flash. This saves RAM
2041           space since the text section of the kernel is not loaded from flash
2042           to RAM.  Read-write sections, such as the data section and stack,
2043           are still copied to RAM.  The XIP kernel is not compressed since
2044           it has to run directly from flash, so it will take more space to
2045           store it.  The flash address used to link the kernel object files,
2046           and for storing it, is configuration dependent. Therefore, if you
2047           say Y here, you must know the proper physical address where to
2048           store the kernel image depending on your own flash memory usage.
2049
2050           Also note that the make target becomes "make xipImage" rather than
2051           "make zImage" or "make Image".  The final kernel binary to put in
2052           ROM memory will be arch/arm/boot/xipImage.
2053
2054           If unsure, say N.
2055
2056 config XIP_PHYS_ADDR
2057         hex "XIP Kernel Physical Location"
2058         depends on XIP_KERNEL
2059         default "0x00080000"
2060         help
2061           This is the physical address in your flash memory the kernel will
2062           be linked for and stored to.  This address is dependent on your
2063           own flash usage.
2064
2065 config KEXEC
2066         bool "Kexec system call (EXPERIMENTAL)"
2067         depends on EXPERIMENTAL && (!SMP || HOTPLUG_CPU)
2068         help
2069           kexec is a system call that implements the ability to shutdown your
2070           current kernel, and to start another kernel.  It is like a reboot
2071           but it is independent of the system firmware.   And like a reboot
2072           you can start any kernel with it, not just Linux.
2073
2074           It is an ongoing process to be certain the hardware in a machine
2075           is properly shutdown, so do not be surprised if this code does not
2076           initially work for you.  It may help to enable device hotplugging
2077           support.
2078
2079 config ATAGS_PROC
2080         bool "Export atags in procfs"
2081         depends on ATAGS && KEXEC
2082         default y
2083         help
2084           Should the atags used to boot the kernel be exported in an "atags"
2085           file in procfs. Useful with kexec.
2086
2087 config CRASH_DUMP
2088         bool "Build kdump crash kernel (EXPERIMENTAL)"
2089         depends on EXPERIMENTAL
2090         help
2091           Generate crash dump after being started by kexec. This should
2092           be normally only set in special crash dump kernels which are
2093           loaded in the main kernel with kexec-tools into a specially
2094           reserved region and then later executed after a crash by
2095           kdump/kexec. The crash dump kernel must be compiled to a
2096           memory address not used by the main kernel
2097
2098           For more details see Documentation/kdump/kdump.txt
2099
2100 config AUTO_ZRELADDR
2101         bool "Auto calculation of the decompressed kernel image address"
2102         depends on !ZBOOT_ROM && !ARCH_U300
2103         help
2104           ZRELADDR is the physical address where the decompressed kernel
2105           image will be placed. If AUTO_ZRELADDR is selected, the address
2106           will be determined at run-time by masking the current IP with
2107           0xf8000000. This assumes the zImage being placed in the first 128MB
2108           from start of memory.
2109
2110 endmenu
2111
2112 menu "CPU Power Management"
2113
2114 if ARCH_HAS_CPUFREQ
2115
2116 source "drivers/cpufreq/Kconfig"
2117
2118 config CPU_FREQ_IMX
2119         tristate "CPUfreq driver for i.MX CPUs"
2120         depends on ARCH_MXC && CPU_FREQ
2121         select CPU_FREQ_TABLE
2122         help
2123           This enables the CPUfreq driver for i.MX CPUs.
2124
2125 config CPU_FREQ_SA1100
2126         bool
2127
2128 config CPU_FREQ_SA1110
2129         bool
2130
2131 config CPU_FREQ_INTEGRATOR
2132         tristate "CPUfreq driver for ARM Integrator CPUs"
2133         depends on ARCH_INTEGRATOR && CPU_FREQ
2134         default y
2135         help
2136           This enables the CPUfreq driver for ARM Integrator CPUs.
2137
2138           For details, take a look at <file:Documentation/cpu-freq>.
2139
2140           If in doubt, say Y.
2141
2142 config CPU_FREQ_PXA
2143         bool
2144         depends on CPU_FREQ && ARCH_PXA && PXA25x
2145         default y
2146         select CPU_FREQ_DEFAULT_GOV_USERSPACE
2147         select CPU_FREQ_TABLE
2148
2149 config CPU_FREQ_S3C
2150         bool
2151         help
2152           Internal configuration node for common cpufreq on Samsung SoC
2153
2154 config CPU_FREQ_S3C24XX
2155         bool "CPUfreq driver for Samsung S3C24XX series CPUs (EXPERIMENTAL)"
2156         depends on ARCH_S3C24XX && CPU_FREQ && EXPERIMENTAL
2157         select CPU_FREQ_S3C
2158         help
2159           This enables the CPUfreq driver for the Samsung S3C24XX family
2160           of CPUs.
2161
2162           For details, take a look at <file:Documentation/cpu-freq>.
2163
2164           If in doubt, say N.
2165
2166 config CPU_FREQ_S3C24XX_PLL
2167         bool "Support CPUfreq changing of PLL frequency (EXPERIMENTAL)"
2168         depends on CPU_FREQ_S3C24XX && EXPERIMENTAL
2169         help
2170           Compile in support for changing the PLL frequency from the
2171           S3C24XX series CPUfreq driver. The PLL takes time to settle
2172           after a frequency change, so by default it is not enabled.
2173
2174           This also means that the PLL tables for the selected CPU(s) will
2175           be built which may increase the size of the kernel image.
2176
2177 config CPU_FREQ_S3C24XX_DEBUG
2178         bool "Debug CPUfreq Samsung driver core"
2179         depends on CPU_FREQ_S3C24XX
2180         help
2181           Enable s3c_freq_dbg for the Samsung S3C CPUfreq core
2182
2183 config CPU_FREQ_S3C24XX_IODEBUG
2184         bool "Debug CPUfreq Samsung driver IO timing"
2185         depends on CPU_FREQ_S3C24XX
2186         help
2187           Enable s3c_freq_iodbg for the Samsung S3C CPUfreq core
2188
2189 config CPU_FREQ_S3C24XX_DEBUGFS
2190         bool "Export debugfs for CPUFreq"
2191         depends on CPU_FREQ_S3C24XX && DEBUG_FS
2192         help
2193           Export status information via debugfs.
2194
2195 endif
2196
2197 source "drivers/cpuidle/Kconfig"
2198
2199 endmenu
2200
2201 menu "Floating point emulation"
2202
2203 comment "At least one emulation must be selected"
2204
2205 config FPE_NWFPE
2206         bool "NWFPE math emulation"
2207         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2208         ---help---
2209           Say Y to include the NWFPE floating point emulator in the kernel.
2210           This is necessary to run most binaries. Linux does not currently
2211           support floating point hardware so you need to say Y here even if
2212           your machine has an FPA or floating point co-processor podule.
2213
2214           You may say N here if you are going to load the Acorn FPEmulator
2215           early in the bootup.
2216
2217 config FPE_NWFPE_XP
2218         bool "Support extended precision"
2219         depends on FPE_NWFPE
2220         help
2221           Say Y to include 80-bit support in the kernel floating-point
2222           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2223           Note that gcc does not generate 80-bit operations by default,
2224           so in most cases this option only enlarges the size of the
2225           floating point emulator without any good reason.
2226
2227           You almost surely want to say N here.
2228
2229 config FPE_FASTFPE
2230         bool "FastFPE math emulation (EXPERIMENTAL)"
2231         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3 && EXPERIMENTAL
2232         ---help---
2233           Say Y here to include the FAST floating point emulator in the kernel.
2234           This is an experimental much faster emulator which now also has full
2235           precision for the mantissa.  It does not support any exceptions.
2236           It is very simple, and approximately 3-6 times faster than NWFPE.
2237
2238           It should be sufficient for most programs.  It may be not suitable
2239           for scientific calculations, but you have to check this for yourself.
2240           If you do not feel you need a faster FP emulation you should better
2241           choose NWFPE.
2242
2243 config VFP
2244         bool "VFP-format floating point maths"
2245         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2246         help
2247           Say Y to include VFP support code in the kernel. This is needed
2248           if your hardware includes a VFP unit.
2249
2250           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2251           release notes and additional status information.
2252
2253           Say N if your target does not have VFP hardware.
2254
2255 config VFPv3
2256         bool
2257         depends on VFP
2258         default y if CPU_V7
2259
2260 config NEON
2261         bool "Advanced SIMD (NEON) Extension support"
2262         depends on VFPv3 && CPU_V7
2263         help
2264           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2265           Extension.
2266
2267 endmenu
2268
2269 menu "Userspace binary formats"
2270
2271 source "fs/Kconfig.binfmt"
2272
2273 config ARTHUR
2274         tristate "RISC OS personality"
2275         depends on !AEABI
2276         help
2277           Say Y here to include the kernel code necessary if you want to run
2278           Acorn RISC OS/Arthur binaries under Linux. This code is still very
2279           experimental; if this sounds frightening, say N and sleep in peace.
2280           You can also say M here to compile this support as a module (which
2281           will be called arthur).
2282
2283 endmenu
2284
2285 menu "Power management options"
2286
2287 source "kernel/power/Kconfig"
2288
2289 config ARCH_SUSPEND_POSSIBLE
2290         depends on !ARCH_S5PC100
2291         depends on CPU_ARM920T || CPU_ARM926T || CPU_SA1100 || \
2292                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2293         def_bool y
2294
2295 config ARM_CPU_SUSPEND
2296         def_bool PM_SLEEP
2297
2298 endmenu
2299
2300 source "net/Kconfig"
2301
2302 source "drivers/Kconfig"
2303
2304 source "fs/Kconfig"
2305
2306 source "arch/arm/Kconfig.debug"
2307
2308 source "security/Kconfig"
2309
2310 source "crypto/Kconfig"
2311
2312 source "lib/Kconfig"