coregen/rom_8x2k_readme.txt

   1 The following files were generated for 'rom_8x2k' in directory
   2 coregen/:
   3
   4 rom_8x2k_xmdf.tcl:
   5    Please see the core data sheet.
   6
   7 rom_8x2k_flist.txt:
   8    Text file listing all of the output files produced when a customized
   9    core was generated in the CORE Generator.
  10
  11 rom_8x2k.sym:
  12    Please see the core data sheet.
  13
  14 rom_8x2k.xco:
  15    CORE Generator input file containing the parameters used to
  16    regenerate a core.
  17
  18 rom_8x2k.vho:
  19    VHO template file containing code that can be used as a model for
  20    instantiating a CORE Generator module in a VHDL design.
  21
  22 rom_8x2k_readme.txt:
  23    Text file indicating the files generated and how they are used.
  24
  25 rom_8x2k.asy:
  26    Graphical symbol information file. Used by the ISE tools and some
  27    third party tools to create a symbol representing the core.
  28
  29 rom_8x2k.ngc:
  30    Binary Xilinx implementation netlist file containing the information
  31    required to implement the module in a Xilinx (R) FPGA.
  32
  33 rom_8x2k.vhd:
  34    VHDL wrapper file provided to support functional simulation. This
  35    file contains simulation model customization data that is passed to
  36    a parameterized simulation model for the core.
  37
  38
  39 Please see the Xilinx CORE Generator online help for further details on
  40 generated files and how to use them.
  41