]> rtime.felk.cvut.cz Git - fpga/lx-cpu1/lx-dad.git/tree - hw/
Include example of mapping dualported RAM mapping to example component.
[fpga/lx-cpu1/lx-dad.git] / hw /
drwxr-xr-x   ..
-rw-r--r-- 8777 Makefile
-rw-r--r-- 1986 bus_example.vhd
-rw-r--r-- 1995 bus_measurement.vhd
-rw-r--r-- 1223 cnt_div.vhd
-rw-r--r-- 815 dff2.vhd
-rw-r--r-- 929 dff3.vhd
-rw-r--r-- 8176 lx-dad.ucf
-rw-r--r-- 4688 lx_crosdom_ser_fifo.vhd
-rw-r--r-- 5469 lx_dad_pkg.vhd
-rw-r--r-- 346 lx_dad_top.prj
-rw-r--r-- 9902 lx_dad_top.vhd
-rw-r--r-- 1372 lx_example_mem.vhd
-rw-r--r-- 1455 measurement_register.vhd
-rw-r--r-- 2422 packager.c
-rw-r--r-- 1068 util_pkg.vhd
-rw-r--r-- 4536 xilinx_dualport_bram.vhd