ulan/embedded/arch/mcs51/mach-msc1210/defines/reg1210.hsd

   1 // Texas Instruments\r
   2 // Name:        Reg1210.h\r
   3 // Revision:    1.0\r
   4 // Description: Header file for TI MSC1210 microcontroller\r
   5 \r
   6 #ifndef __REG1210_H__\r
   7 #define __REG1210_H__\r
   8 \r
   9 /*  BYTE Registers  */\r
  10 sfr at 0x80 P0;\r
  11 sfr at 0x81 SP;\r
  12 sfr at 0x82 DPL;\r
  13 sfr at 0x83 DPH;\r
  14 sfr at 0x82 DPL0;\r
  15 sfr at 0x83 DPH0;\r
  16 sfr at 0x84 DPL1;\r
  17 sfr at 0x85 DPH1;\r
  18 sfr at 0x86 DPS;\r
  19 sfr at 0x87 PCON;\r
  20 sfr at 0x88 TCON;\r
  21   sbit at 0x88+7 TF1;\r
  22   sbit at 0x88+6 TR1;\r
  23   sbit at 0x88+5 TF0;\r
  24   sbit at 0x88+4 TR0;\r
  25   sbit at 0x88+3 IE1;\r
  26   sbit at 0x88+2 IT1;\r
  27   sbit at 0x88+1 IE0;\r
  28   sbit at 0x88+0 IT0;\r
  29 sfr at 0x89 TMOD;\r
  30 sfr at 0x8A TL0;\r
  31 sfr at 0x8B TL1;\r
  32 sfr at 0x8C TH0;\r
  33 sfr at 0x8D TH1;\r
  34 sfr at 0x8E CKCON;\r
  35 sfr at 0x8F MWS;\r
  36 sfr at 0x90 P1;\r
  37   sbit at 0x90+7 INT5; \r
  38   sbit at 0x90+7 SCK; \r
  39   sbit at 0x90+6 INT4; \r
  40   sbit at 0x90+6 MISO; \r
  41   sbit at 0x90+5 INT3; \r
  42   sbit at 0x90+5 MOSI; \r
  43   sbit at 0x90+4 INT2; \r
  44   sbit at 0x90+4 SS; \r
  45   sbit at 0x90+3 TXD1; \r
  46   sbit at 0x90+2 RXD1; \r
  47   sbit at 0x90+1 T2EX; \r
  48   sbit at 0x90+0 T2;\r
  49 sfr at 0x91 EXIF;\r
  50 sfr at 0x92 MPAGE;\r
  51 sfr at 0x93 CADDR;\r
  52 sfr at 0x94 CDATA;\r
  53 sfr at 0x95 MCON;\r
  54 sfr at 0x98 SCON;\r
  55 sfr at 0x98 SCON0;\r
  56   sbit at 0x98+7 SM0_0;\r
  57   sbit at 0x98+6 SM1_0;\r
  58   sbit at 0x98+5 SM2_0;\r
  59   sbit at 0x98+4 REN_0;\r
  60   sbit at 0x98+3 TB8_0;\r
  61   sbit at 0x98+2 RB8_0;\r
  62   sbit at 0x98+1 TI_0;\r
  63   sbit at 0x98+1 TI;\r
  64   sbit at 0x98+0 RI_0;\r
  65   sbit at 0x98+0 RI;\r
  66 sfr at 0x99 SBUF;\r
  67 sfr at 0x99 SBUF0;\r
  68 sfr at 0x9A SPICON;\r
  69 sfr at 0x9B SPIDATA;\r
  70 sfr at 0x9C SPIRCON;\r
  71 sfr at 0x9D SPITCON;\r
  72 sfr at 0x9E SPISTART;\r
  73 sfr at 0x9F SPIEND;\r
  74 sfr at 0xA0 P2;\r
  75 sfr at 0xA1 PWMCON;\r
  76 sfr at 0xA2 PWMLOW;\r
  77 sfr at 0xA3 PWMHI;\r
  78 sfr at 0xA5 PAI;\r
  79 sfr at 0xA6 AIE;\r
  80 sfr at 0xA7 AISTAT;\r
  81 sfr at 0xA8 IE;\r
  82   sbit at 0xA8+7 EA;\r
  83   sbit at 0xA8+6 ES1;\r
  84   sbit at 0xA8+5 ET2;\r
  85   sbit at 0xA8+4 ES0;\r
  86   sbit at 0xA8+3 ET1;\r
  87   sbit at 0xA8+2 EX1;\r
  88   sbit at 0xA8+1 ET0;\r
  89   sbit at 0xA8+0 EX0;\r
  90 sfr at 0xA9 BPCON;\r
  91 sfr at 0xAA BPL;\r
  92 sfr at 0xAB BPH;\r
  93 sfr at 0xAC P0DDRL;\r
  94 sfr at 0xAD P0DDRH;\r
  95 sfr at 0xAE P1DDRL;\r
  96 sfr at 0xAF P1DDRH;\r
  97 sfr at 0xB0 P3;\r
  98   sbit at 0xB0+7 RD;\r
  99   sbit at 0xB0+6 WR;\r
 100   sbit at 0xB0+5 T1;\r
 101   sbit at 0xB0+4 T0;\r
 102   sbit at 0xB0+3 INT1;\r
 103   sbit at 0xB0+2 INT0;\r
 104   sbit at 0xB0+1 TXD;\r
 105   sbit at 0xB0+1 TXD0;\r
 106   sbit at 0xB0+0 RXD;\r
 107   sbit at 0xB0+0 RXD0;\r
 108 sfr at 0xB1 P2DDRL;\r
 109 sfr at 0xB2 P2DDRH;\r
 110 sfr at 0xB3 P3DDRL;\r
 111 sfr at 0xB4 P3DDRH;\r
 112 sfr at 0xB8 IP;\r
 113   sbit at 0xB8+6 PS1;\r
 114   sbit at 0xB8+5 PT2;\r
 115   sbit at 0xB8+4 PS;\r
 116   sbit at 0xB8+4 PS0;\r
 117   sbit at 0xB8+3 PT1;\r
 118   sbit at 0xB8+2 PX1;\r
 119   sbit at 0xB8+1 PT0;\r
 120   sbit at 0xB8+0 PX0;\r
 121 sfr at 0xC0 SCON1;\r
 122   sbit at 0xc0+7 SM0_1;\r
 123   sbit at 0xc0+6 SM1_1;\r
 124   sbit at 0xc0+5 SM2_1;\r
 125   sbit at 0xc0+4 REN_1;\r
 126   sbit at 0xc0+3 TB8_1;\r
 127   sbit at 0xc0+2 RB8_1;\r
 128   sbit at 0xc0+1 TI_1;\r
 129   sbit at 0xc0+0 RI_1;\r
 130 sfr at 0xC1 SBUF1;\r
 131 sfr at 0xC6 EWU;\r
 132 sfr at 0xC8 T2CON;\r
 133   sbit at 0xC8+7 TF2;\r
 134   sbit at 0xC8+6 EXF2;\r
 135   sbit at 0xC8+5 RCLK;\r
 136   sbit at 0xC8+4 TCLK;\r
 137   sbit at 0xC8+3 EXEN2;\r
 138   sbit at 0xC8+2 TR2;\r
 139   sbit at 0xC8+1 C_T2;\r
 140   sbit at 0xC8+0 CP_RL2;\r
 141 sfr at 0xCA RCAP2L;\r
 142 sfr at 0xCB RCAP2H;\r
 143 sfr at 0xCC TL2;\r
 144 sfr at 0xCD TH2;\r
 145 sfr at 0xD0 PSW;\r
 146   sbit at 0xD0+7 CY;\r
 147   sbit at 0xD0+6 AC;\r
 148   sbit at 0xD0+5 F0;\r
 149   sbit at 0xD0+4 RS1;\r
 150   sbit at 0xD0+3 RS0;\r
 151   sbit at 0xD0+2 OV;\r
 152   sbit at 0xD0+1 F1;\r
 153   sbit at 0xD0+0 P;\r
 154 sfr at 0xD1 OCL;\r
 155 sfr at 0xD2 OCM;\r
 156 sfr at 0xD3 OCH;\r
 157 sfr at 0xD4 GCL;\r
 158 sfr at 0xD5 GCM;\r
 159 sfr at 0xD6 GCH;\r
 160 sfr at 0xD7 ADMUX;\r
 161 sfr at 0xD8 EICON;\r
 162   sbit at 0xD8+7 SMOD1;\r
 163   sbit at 0xD8+5 EAI;\r
 164   sbit at 0xD8+4 AI;\r
 165   sbit at 0xD8+3 WDTI;\r
 166 sfr at 0xD9 ADRESL;\r
 167 sfr at 0xDA ADRESM;\r
 168 sfr at 0xDB ADRESH;\r
 169 sfr at 0xDC ADCON0;\r
 170 sfr at 0xDD ADCON1;\r
 171 sfr at 0xDE ADCON2;\r
 172 sfr at 0xDF ADCON3;\r
 173 sfr at 0xE0 ACC;\r
 174 sfr at 0xE1 SSCON;\r
 175 sfr at 0xE2 SUMR0;\r
 176 sfr at 0xE3 SUMR1;\r
 177 sfr at 0xE4 SUMR2;\r
 178 sfr at 0xE5 SUMR3;\r
 179 sfr at 0xE6 ODAC;\r
 180 sfr at 0xE7 LVDCON;\r
 181 sfr at 0xE8 EIE;\r
 182   sbit at 0xE8+4 EWDI;\r
 183   sbit at 0xE8+3 EX5;\r
 184   sbit at 0xE8+2 EX4;\r
 185   sbit at 0xE8+1 EX3;\r
 186   sbit at 0xE8+0 EX2;\r
 187 sfr at 0xE9 HWPC0;\r
 188 sfr at 0xEA HWPC1;\r
 189 sfr at 0xEB HWID;\r
 190 sfr at 0xEE FMCON;\r
 191 sfr at 0xEF FTCON;\r
 192 sfr at 0xF0 B;\r
 193 sfr at 0xF1 PDCON;\r
 194 sfr at 0xF2 PASEL;\r
 195 sfr at 0xF6 ACLK;\r
 196 sfr at 0xF7 SRST;\r
 197 sfr at 0xF8 EIP;\r
 198   sbit at 0xF8+4 PWDI;\r
 199   sbit at 0xF8+3 PX5;\r
 200   sbit at 0xF8+2 PX4;\r
 201   sbit at 0xF8+1 PX3;\r
 202   sbit at 0xF8+0 PX2;\r
 203 sfr at 0xF9 SECINT;\r
 204 sfr at 0xFA MSINT;\r
 205 sfr at 0xFB USEC;\r
 206 sfr at 0xFC MSECL;\r
 207 sfr at 0xFD MSECH;\r
 208 sfr at 0xFE HMSEC;\r
 209 sfr at 0xFF WDTCON;\r
 210 \r
 211 /*-----------------*/\r
 212 /*  Word Registers  */\r
 213 /*-----------------*/\r
 214 #if 0\r
 215 sfr16 at 0xde DECIMATION;\r
 216 sfr16 at 0xcc THL2;\r
 217 sfr16 at 0xca RCAP2;\r
 218 sfr16 at 0xfc ONEMS;\r
 219 sfr16 at 0xa2 PWM;\r
 220 sfr16 at 0xac P0DDR;\r
 221 sfr16 at 0xae P1DDR;\r
 222 sfr16 at 0xb1 P2DDR;\r
 223 sfr16 at 0xb3 P3DDR;\r
 224 sfr16 at 0xaa BRKPT;\r
 225 #endif\r
 226 \r
 227 #endif /*__REG1210_H__*/\r