boards/mpc5516it/config/Spi_Cfg.h

   1 /*\r
   2 * Configuration of module: Spi (Spi_Cfg.h)\r
   3 *\r
   4 * Created by:              \r
   5 * Copyright:               \r
   6 *\r
   7 * Configured for (MCU):    MPC560x\r
   8 *\r
   9 * Module vendor:           ArcCore\r
  10 * Generator version:       2.0.13\r
  11 *\r
  12 * Generated by Arctic Studio (http://arccore.com) \r
  13 *           on Tue Jun 14 20:57:25 CEST 2011\r
  14 */\r
  15 \r
  16
  17 \r
  18 #ifndef SPI_CFG_H\r
  19 #define SPI_CFG_H\r
  20 \r
  21 #include "Dma.h"\r
  22 #include "mpc55xx.h"\r
  23 #include "Mcu.h"\r
  24 \r
  25 /*\r
  26  * General configuration\r
  27  */\r
  28 \r
  29 // Switches the Spi_Cancel function ON or OFF.\r
  30 #define SPI_CANCEL_API                                          STD_ON\r
  31 \r
  32 // Selects the SPI Handler/Driver Channel Buffers usage allowed and delivered.\r
  33 // LEVEL 0 - Only Internal buffers\r
  34 // LEVEL 1 - Only external buffers\r
  35 // LEVEL 2 - Both internal/external buffers\r
  36 #define SPI_CHANNEL_BUFFERS_ALLOWED                     1\r
  37 \r
  38 #define SPI_DEV_ERROR_DETECT                            STD_ON\r
  39 // Switches the Spi_GetHWUnitStatus function ON or OFF.\r
  40 #define SPI_HW_STATUS_API                                       STD_ON\r
  41 // Switches the Interruptible Sequences handling functionality ON or OFF.\r
  42 #define SPI_INTERRUPTIBLE_SEQ_ALLOWED           STD_OFF\r
  43 \r
  44 // LEVEL 0 - Simple sync\r
  45 // LEVEL 1 - Basic async\r
  46 // LEVEL 2 - Enhanced mode\r
  47 #define SPI_LEVEL_DELIVERED                             2\r
  48 \r
  49 #define SPI_VERSION_INFO_API                    STD_ON\r
  50 \r
  51 #if 0\r
  52 #if SPI_LEVEL_DELIVERED>=1\r
  53 #define SPI_INTERRUPTIBLE_SEQ_ALLOWED   STD_ON\r
  54 #endif\r
  55 #endif\r
  56 \r
  57 // External devices\r
  58 typedef enum {\r
  59         SPI_device_1,\r
  60 } Spi_ExternalDeviceTypeType;\r
  61 \r
  62 // Channels\r
  63 #define SPI_CH_WREN             0\r
  64 #define SPI_CH_CMD              1\r
  65 #define SPI_CH_DATA             2\r
  66 #define SPI_CH_ADDR             3\r
  67 \r
  68 // Jobs\r
  69 #define SPI_JOB_CMD2                    0       \r
  70 #define SPI_JOB_DATA                    1       \r
  71 #define SPI_JOB_CMD                     2       \r
  72 #define SPI_JOB_WREN                    3       \r
  73 \r
  74 // Sequences\r
  75 #define SPI_SEQ_CMD             0\r
  76 #define SPI_SEQ_WRITE           1\r
  77 #define SPI_SEQ_READ            2\r
  78 #define SPI_SEQ_CMD2            3\r
  79 \r
  80 \r
  81 #define SPI_MAX_JOB                             4\r
  82 #define SPI_MAX_CHANNEL                 4\r
  83 #define SPI_MAX_SEQUENCE                4\r
  84 \r
  85 #define SPI_USE_HW_UNIT_0   STD_ON\r
  86 #define SPI_USE_HW_UNIT_1   STD_OFF\r
  87 #define SPI_USE_HW_UNIT_2   STD_OFF\r
  88 #define SPI_USE_HW_UNIT_3   STD_OFF\r
  89 \r
  90 \r
  91 #endif /*SPI_CFG_H*/\r