Add support for GIO port on SPI5

[pes-rpp/rpp-lib.git] / rpp / include / drv / _tms570_hydctr / gio_def.h

diff --git a/rpp/include/drv/_tms570_hydctr/gio_def.h b/rpp/include/drv/_tms570_hydctr/gio_def.h
index 9c5421e0ea9a3f41e69206df283f8c4cd59ad17c..70511c3e134ef6403b67921a978cabae6df32e30 100644 (file)
--- a/rpp/include/drv/_tms570_hydctr/gio_def.h
+++ b/rpp/include/drv/_tms570_hydctr/gio_def.h
@@ -79,6 +79,22 @@ GIO_PIN_DEF_GEN(NHET129,       HET1, 29, GIO_PIN_CONF_GPIO_IN_LO_PD_PDIS_ODOFF)
 GIO_PIN_DEF_GEN(NHET130,       HET1, 30, GIO_PIN_CONF_GPIO_IN_LO_PD_PDIS_ODOFF)
 GIO_PIN_DEF_GEN(NHET131,       HET1, 31, GIO_PIN_CONF_GPIO_IN_LO_PD_PDIS_ODOFF)
 
+/* Pin numbers correspond to bits in SPIPCx registers */
+GIO_PIN_DEF_GEN(SPI5CS0,      SPI5,  0, GIO_PIN_CONF_FNC_SPI)
+GIO_PIN_DEF_GEN(SPI5CS1,      SPI5,  1, GIO_PIN_CONF_FNC_SPI)
+GIO_PIN_DEF_GEN(SPI5CS2,      SPI5,  2, GIO_PIN_CONF_FNC_SPI)
+GIO_PIN_DEF_GEN(SPI5CS3,      SPI5,  3, GIO_PIN_CONF_FNC_SPI)
+GIO_PIN_DEF_GEN(SPI5ENA,      SPI5,  8, GIO_PIN_CONF_FNC_SPI)
+GIO_PIN_DEF_GEN(SPI5CLK,      SPI5,  9, GIO_PIN_CONF_FNC_SPI)
+GIO_PIN_DEF_GEN(SPI5SIMO0,    SPI5, 16, GIO_PIN_CONF_FNC_SPI)
+GIO_PIN_DEF_GEN(SPI5SIMO1,    SPI5, 17, GIO_PIN_CONF_FNC_SPI)
+GIO_PIN_DEF_GEN(MCU_ENDRV /* SPI5SIMO2 */,    SPI5, 18, GIO_PIN_CONF_GPIO_IN_LO_PD_PDIS_ODOFF)
+GIO_PIN_DEF_GEN(TEMP_ALERT/* SPI5SIMO3 */,    SPI5, 19, GIO_PIN_CONF_GPIO_IN_LO_PD_PDIS_ODOFF)
+GIO_PIN_DEF_GEN(SPI5SOMI0,    SPI5, 24, GIO_PIN_CONF_FNC_SPI)
+GIO_PIN_DEF_GEN(SLEEP     /* SPI5SOMI1 */,    SPI5, 25, GIO_PIN_CONF_GPIO_IN_LO_PD_PDIS_ODOFF)
+GIO_PIN_DEF_GEN(SPI5SOMI2,    SPI5, 26, GIO_PIN_CONF_FNC_SPI)
+GIO_PIN_DEF_GEN(SPI5SOMI3,    SPI5, 27, GIO_PIN_CONF_FNC_SPI)
+
 #undef GIO_PIN_CONF_GPIO_OUT_HI_PD_PEN_ODOFF
 #undef GIO_PIN_CONF_GPIO_OUT_LO_PD_PEN_ODOFF
 #undef GIO_PIN_CONF_GPIO_OUT_LO_PU_PEN_ODOFF