3 * Purpose: Register and bit definitions for the MCF548X
12 /*********************************************************************
14 * General Purpose I/O (GPIO)
16 *********************************************************************/
18 /* Register read/write macros */
19 #define MCF_GPIO_PODR_FBCTL MCF_REG08(0x000A00)
20 #define MCF_GPIO_PODR_FBCS MCF_REG08(0x000A01)
21 #define MCF_GPIO_PODR_DMA MCF_REG08(0x000A02)
22 #define MCF_GPIO_PODR_FEC0H MCF_REG08(0x000A04)
23 #define MCF_GPIO_PODR_FEC0L MCF_REG08(0x000A05)
24 #define MCF_GPIO_PODR_FEC1H MCF_REG08(0x000A06)
25 #define MCF_GPIO_PODR_FEC1L MCF_REG08(0x000A07)
26 #define MCF_GPIO_PODR_FECI2C MCF_REG08(0x000A08)
27 #define MCF_GPIO_PODR_PCIBG MCF_REG08(0x000A09)
28 #define MCF_GPIO_PODR_PCIBR MCF_REG08(0x000A0A)
29 #define MCF_GPIO_PODR_PSC3PSC2 MCF_REG08(0x000A0C)
30 #define MCF_GPIO_PODR_PSC1PSC0 MCF_REG08(0x000A0D)
31 #define MCF_GPIO_PODR_DSPI MCF_REG08(0x000A0E)
32 #define MCF_GPIO_PDDR_FBCTL MCF_REG08(0x000A10)
33 #define MCF_GPIO_PDDR_FBCS MCF_REG08(0x000A11)
34 #define MCF_GPIO_PDDR_DMA MCF_REG08(0x000A12)
35 #define MCF_GPIO_PDDR_FEC0H MCF_REG08(0x000A14)
36 #define MCF_GPIO_PDDR_FEC0L MCF_REG08(0x000A15)
37 #define MCF_GPIO_PDDR_FEC1H MCF_REG08(0x000A16)
38 #define MCF_GPIO_PDDR_FEC1L MCF_REG08(0x000A17)
39 #define MCF_GPIO_PDDR_FECI2C MCF_REG08(0x000A18)
40 #define MCF_GPIO_PDDR_PCIBG MCF_REG08(0x000A19)
41 #define MCF_GPIO_PDDR_PCIBR MCF_REG08(0x000A1A)
42 #define MCF_GPIO_PDDR_PSC3PSC2 MCF_REG08(0x000A1C)
43 #define MCF_GPIO_PDDR_PSC1PSC0 MCF_REG08(0x000A1D)
44 #define MCF_GPIO_PDDR_DSPI MCF_REG08(0x000A1E)
45 #define MCF_GPIO_PPDSDR_FBCTL MCF_REG08(0x000A20)
46 #define MCF_GPIO_PPDSDR_FBCS MCF_REG08(0x000A21)
47 #define MCF_GPIO_PPDSDR_DMA MCF_REG08(0x000A22)
48 #define MCF_GPIO_PPDSDR_FEC0H MCF_REG08(0x000A24)
49 #define MCF_GPIO_PPDSDR_FEC0L MCF_REG08(0x000A25)
50 #define MCF_GPIO_PPDSDR_FEC1H MCF_REG08(0x000A26)
51 #define MCF_GPIO_PPDSDR_FEC1L MCF_REG08(0x000A27)
52 #define MCF_GPIO_PPDSDR_FECI2C MCF_REG08(0x000A28)
53 #define MCF_GPIO_PPDSDR_PCIBG MCF_REG08(0x000A29)
54 #define MCF_GPIO_PPDSDR_PCIBR MCF_REG08(0x000A2A)
55 #define MCF_GPIO_PPDSDR_PSC3PSC2 MCF_REG08(0x000A2C)
56 #define MCF_GPIO_PPDSDR_PSC1PSC0 MCF_REG08(0x000A2D)
57 #define MCF_GPIO_PPDSDR_DSPI MCF_REG08(0x000A2E)
58 #define MCF_GPIO_PCLRR_FBCTL MCF_REG08(0x000A30)
59 #define MCF_GPIO_PCLRR_FBCS MCF_REG08(0x000A31)
60 #define MCF_GPIO_PCLRR_DMA MCF_REG08(0x000A32)
61 #define MCF_GPIO_PCLRR_FEC0H MCF_REG08(0x000A34)
62 #define MCF_GPIO_PCLRR_FEC0L MCF_REG08(0x000A35)
63 #define MCF_GPIO_PCLRR_FEC1H MCF_REG08(0x000A36)
64 #define MCF_GPIO_PCLRR_FEC1L MCF_REG08(0x000A37)
65 #define MCF_GPIO_PCLRR_FECI2C MCF_REG08(0x000A38)
66 #define MCF_GPIO_PCLRR_PCIBG MCF_REG08(0x000A39)
67 #define MCF_GPIO_PCLRR_PCIBR MCF_REG08(0x000A3A)
68 #define MCF_GPIO_PCLRR_PSC3PSC2 MCF_REG08(0x000A3C)
69 #define MCF_GPIO_PCLRR_PSC1PSC0 MCF_REG08(0x000A3D)
70 #define MCF_GPIO_PCLRR_DSPI MCF_REG08(0x000A3E)
71 #define MCF_GPIO_PAR_FBCTL MCF_REG16(0x000A40)
72 #define MCF_GPIO_PAR_FBCS MCF_REG08(0x000A42)
73 #define MCF_GPIO_PAR_DMA MCF_REG08(0x000A43)
74 #define MCF_GPIO_PAR_FECI2CIRQ MCF_REG16(0x000A44)
75 #define MCF_GPIO_PAR_PCIBG MCF_REG16(0x000A48)
76 #define MCF_GPIO_PAR_PCIBR MCF_REG16(0x000A4A)
77 #define MCF_GPIO_PAR_PSC3 MCF_REG08(0x000A4C)
78 #define MCF_GPIO_PAR_PSC2 MCF_REG08(0x000A4D)
79 #define MCF_GPIO_PAR_PSC1 MCF_REG08(0x000A4E)
80 #define MCF_GPIO_PAR_PSC0 MCF_REG08(0x000A4F)
81 #define MCF_GPIO_PAR_DSPI MCF_REG16(0x000A50)
82 #define MCF_GPIO_PAR_TIMER MCF_REG08(0x000A52)
84 /* Bit definitions and macros for MCF_GPIO_PODR_FBCTL */
85 #define MCF_GPIO_PODR_FBCTL_PODRFBCTL0 (0x01)
86 #define MCF_GPIO_PODR_FBCTL_PODRFBCTL1 (0x02)
87 #define MCF_GPIO_PODR_FBCTL_PODRFBCTL2 (0x04)
88 #define MCF_GPIO_PODR_FBCTL_PODRFBCTL3 (0x08)
89 #define MCF_GPIO_PODR_FBCTL_PODRFBCTL4 (0x10)
90 #define MCF_GPIO_PODR_FBCTL_PODRFBCTL5 (0x20)
91 #define MCF_GPIO_PODR_FBCTL_PODRFBCTL6 (0x40)
92 #define MCF_GPIO_PODR_FBCTL_PODRFBCTL7 (0x80)
94 /* Bit definitions and macros for MCF_GPIO_PODR_FBCS */
95 #define MCF_GPIO_PODR_FBCS_PODRFBCS1 (0x02)
96 #define MCF_GPIO_PODR_FBCS_PODRFBCS2 (0x04)
97 #define MCF_GPIO_PODR_FBCS_PODRFBCS3 (0x08)
98 #define MCF_GPIO_PODR_FBCS_PODRFBCS4 (0x10)
99 #define MCF_GPIO_PODR_FBCS_PODRFBCS5 (0x20)
101 /* Bit definitions and macros for MCF_GPIO_PODR_DMA */
102 #define MCF_GPIO_PODR_DMA_PODRDMA0 (0x01)
103 #define MCF_GPIO_PODR_DMA_PODRDMA1 (0x02)
104 #define MCF_GPIO_PODR_DMA_PODRDMA2 (0x04)
105 #define MCF_GPIO_PODR_DMA_PODRDMA3 (0x08)
107 /* Bit definitions and macros for MCF_GPIO_PODR_FEC0H */
108 #define MCF_GPIO_PODR_FEC0H_PODRFEC0H0 (0x01)
109 #define MCF_GPIO_PODR_FEC0H_PODRFEC0H1 (0x02)
110 #define MCF_GPIO_PODR_FEC0H_PODRFEC0H2 (0x04)
111 #define MCF_GPIO_PODR_FEC0H_PODRFEC0H3 (0x08)
112 #define MCF_GPIO_PODR_FEC0H_PODRFEC0H4 (0x10)
113 #define MCF_GPIO_PODR_FEC0H_PODRFEC0H5 (0x20)
114 #define MCF_GPIO_PODR_FEC0H_PODRFEC0H6 (0x40)
115 #define MCF_GPIO_PODR_FEC0H_PODRFEC0H7 (0x80)
117 /* Bit definitions and macros for MCF_GPIO_PODR_FEC0L */
118 #define MCF_GPIO_PODR_FEC0L_PODRFEC0L0 (0x01)
119 #define MCF_GPIO_PODR_FEC0L_PODRFEC0L1 (0x02)
120 #define MCF_GPIO_PODR_FEC0L_PODRFEC0L2 (0x04)
121 #define MCF_GPIO_PODR_FEC0L_PODRFEC0L3 (0x08)
122 #define MCF_GPIO_PODR_FEC0L_PODRFEC0L4 (0x10)
123 #define MCF_GPIO_PODR_FEC0L_PODRFEC0L5 (0x20)
124 #define MCF_GPIO_PODR_FEC0L_PODRFEC0L6 (0x40)
125 #define MCF_GPIO_PODR_FEC0L_PODRFEC0L7 (0x80)
127 /* Bit definitions and macros for MCF_GPIO_PODR_FEC1H */
128 #define MCF_GPIO_PODR_FEC1H_PODRFEC1H0 (0x01)
129 #define MCF_GPIO_PODR_FEC1H_PODRFEC1H1 (0x02)
130 #define MCF_GPIO_PODR_FEC1H_PODRFEC1H2 (0x04)
131 #define MCF_GPIO_PODR_FEC1H_PODRFEC1H3 (0x08)
132 #define MCF_GPIO_PODR_FEC1H_PODRFEC1H4 (0x10)
133 #define MCF_GPIO_PODR_FEC1H_PODRFEC1H5 (0x20)
134 #define MCF_GPIO_PODR_FEC1H_PODRFEC1H6 (0x40)
135 #define MCF_GPIO_PODR_FEC1H_PODRFEC1H7 (0x80)
137 /* Bit definitions and macros for MCF_GPIO_PODR_FEC1L */
138 #define MCF_GPIO_PODR_FEC1L_PODRFEC1L0 (0x01)
139 #define MCF_GPIO_PODR_FEC1L_PODRFEC1L1 (0x02)
140 #define MCF_GPIO_PODR_FEC1L_PODRFEC1L2 (0x04)
141 #define MCF_GPIO_PODR_FEC1L_PODRFEC1L3 (0x08)
142 #define MCF_GPIO_PODR_FEC1L_PODRFEC1L4 (0x10)
143 #define MCF_GPIO_PODR_FEC1L_PODRFEC1L5 (0x20)
144 #define MCF_GPIO_PODR_FEC1L_PODRFEC1L6 (0x40)
145 #define MCF_GPIO_PODR_FEC1L_PODRFEC1L7 (0x80)
147 /* Bit definitions and macros for MCF_GPIO_PODR_FECI2C */
148 #define MCF_GPIO_PODR_FECI2C_PODRFECI2C0 (0x01)
149 #define MCF_GPIO_PODR_FECI2C_PODRFECI2C1 (0x02)
150 #define MCF_GPIO_PODR_FECI2C_PODRFECI2C2 (0x04)
151 #define MCF_GPIO_PODR_FECI2C_PODRFECI2C3 (0x08)
153 /* Bit definitions and macros for MCF_GPIO_PODR_PCIBG */
154 #define MCF_GPIO_PODR_PCIBG_PODRPCIBG0 (0x01)
155 #define MCF_GPIO_PODR_PCIBG_PODRPCIBG1 (0x02)
156 #define MCF_GPIO_PODR_PCIBG_PODRPCIBG2 (0x04)
157 #define MCF_GPIO_PODR_PCIBG_PODRPCIBG3 (0x08)
158 #define MCF_GPIO_PODR_PCIBG_PODRPCIBG4 (0x10)
160 /* Bit definitions and macros for MCF_GPIO_PODR_PCIBR */
161 #define MCF_GPIO_PODR_PCIBR_PODRPCIBR0 (0x01)
162 #define MCF_GPIO_PODR_PCIBR_PODRPCIBR1 (0x02)
163 #define MCF_GPIO_PODR_PCIBR_PODRPCIBR2 (0x04)
164 #define MCF_GPIO_PODR_PCIBR_PODRPCIBR3 (0x08)
165 #define MCF_GPIO_PODR_PCIBR_PODRPCIBR4 (0x10)
167 /* Bit definitions and macros for MCF_GPIO_PODR_PSC3PSC2 */
168 #define MCF_GPIO_PODR_PSC3PSC2_PODRPSC3PSC20 (0x01)
169 #define MCF_GPIO_PODR_PSC3PSC2_PODRPSC3PSC21 (0x02)
170 #define MCF_GPIO_PODR_PSC3PSC2_PODRPSC3PSC22 (0x04)
171 #define MCF_GPIO_PODR_PSC3PSC2_PODRPSC3PSC23 (0x08)
172 #define MCF_GPIO_PODR_PSC3PSC2_PODRPSC3PSC24 (0x10)
173 #define MCF_GPIO_PODR_PSC3PSC2_PODRPSC3PSC25 (0x20)
174 #define MCF_GPIO_PODR_PSC3PSC2_PODRPSC3PSC26 (0x40)
175 #define MCF_GPIO_PODR_PSC3PSC2_PODRPSC3PSC27 (0x80)
177 /* Bit definitions and macros for MCF_GPIO_PODR_PSC1PSC0 */
178 #define MCF_GPIO_PODR_PSC1PSC0_PODRPSC1PSC00 (0x01)
179 #define MCF_GPIO_PODR_PSC1PSC0_PODRPSC1PSC01 (0x02)
180 #define MCF_GPIO_PODR_PSC1PSC0_PODRPSC1PSC02 (0x04)
181 #define MCF_GPIO_PODR_PSC1PSC0_PODRPSC1PSC03 (0x08)
182 #define MCF_GPIO_PODR_PSC1PSC0_PODRPSC1PSC04 (0x10)
183 #define MCF_GPIO_PODR_PSC1PSC0_PODRPSC1PSC05 (0x20)
184 #define MCF_GPIO_PODR_PSC1PSC0_PODRPSC1PSC06 (0x40)
185 #define MCF_GPIO_PODR_PSC1PSC0_PODRPSC1PSC07 (0x80)
187 /* Bit definitions and macros for MCF_GPIO_PODR_DSPI */
188 #define MCF_GPIO_PODR_DSPI_PODRDSPI0 (0x01)
189 #define MCF_GPIO_PODR_DSPI_PODRDSPI1 (0x02)
190 #define MCF_GPIO_PODR_DSPI_PODRDSPI2 (0x04)
191 #define MCF_GPIO_PODR_DSPI_PODRDSPI3 (0x08)
192 #define MCF_GPIO_PODR_DSPI_PODRDSPI4 (0x10)
193 #define MCF_GPIO_PODR_DSPI_PODRDSPI5 (0x20)
194 #define MCF_GPIO_PODR_DSPI_PODRDSPI6 (0x40)
196 /* Bit definitions and macros for MCF_GPIO_PDDR_FBCTL */
197 #define MCF_GPIO_PDDR_FBCTL_PDDRFBCTL0 (0x01)
198 #define MCF_GPIO_PDDR_FBCTL_PDDRFBCTL1 (0x02)
199 #define MCF_GPIO_PDDR_FBCTL_PDDRFBCTL2 (0x04)
200 #define MCF_GPIO_PDDR_FBCTL_PDDRFBCTL3 (0x08)
201 #define MCF_GPIO_PDDR_FBCTL_PDDRFBCTL4 (0x10)
202 #define MCF_GPIO_PDDR_FBCTL_PDDRFBCTL5 (0x20)
203 #define MCF_GPIO_PDDR_FBCTL_PDDRFBCTL6 (0x40)
204 #define MCF_GPIO_PDDR_FBCTL_PDDRFBCTL7 (0x80)
206 /* Bit definitions and macros for MCF_GPIO_PDDR_FBCS */
207 #define MCF_GPIO_PDDR_FBCS_PDDRFBCS1 (0x02)
208 #define MCF_GPIO_PDDR_FBCS_PDDRFBCS2 (0x04)
209 #define MCF_GPIO_PDDR_FBCS_PDDRFBCS3 (0x08)
210 #define MCF_GPIO_PDDR_FBCS_PDDRFBCS4 (0x10)
211 #define MCF_GPIO_PDDR_FBCS_PDDRFBCS5 (0x20)
213 /* Bit definitions and macros for MCF_GPIO_PDDR_DMA */
214 #define MCF_GPIO_PDDR_DMA_PDDRDMA0 (0x01)
215 #define MCF_GPIO_PDDR_DMA_PDDRDMA1 (0x02)
216 #define MCF_GPIO_PDDR_DMA_PDDRDMA2 (0x04)
217 #define MCF_GPIO_PDDR_DMA_PDDRDMA3 (0x08)
219 /* Bit definitions and macros for MCF_GPIO_PDDR_FEC0H */
220 #define MCF_GPIO_PDDR_FEC0H_PDDRFEC0H0 (0x01)
221 #define MCF_GPIO_PDDR_FEC0H_PDDRFEC0H1 (0x02)
222 #define MCF_GPIO_PDDR_FEC0H_PDDRFEC0H2 (0x04)
223 #define MCF_GPIO_PDDR_FEC0H_PDDRFEC0H3 (0x08)
224 #define MCF_GPIO_PDDR_FEC0H_PDDRFEC0H4 (0x10)
225 #define MCF_GPIO_PDDR_FEC0H_PDDRFEC0H5 (0x20)
226 #define MCF_GPIO_PDDR_FEC0H_PDDRFEC0H6 (0x40)
227 #define MCF_GPIO_PDDR_FEC0H_PDDRFEC0H7 (0x80)
229 /* Bit definitions and macros for MCF_GPIO_PDDR_FEC0L */
230 #define MCF_GPIO_PDDR_FEC0L_PDDRFEC0L0 (0x01)
231 #define MCF_GPIO_PDDR_FEC0L_PDDRFEC0L1 (0x02)
232 #define MCF_GPIO_PDDR_FEC0L_PDDRFEC0L2 (0x04)
233 #define MCF_GPIO_PDDR_FEC0L_PDDRFEC0L3 (0x08)
234 #define MCF_GPIO_PDDR_FEC0L_PDDRFEC0L4 (0x10)
235 #define MCF_GPIO_PDDR_FEC0L_PDDRFEC0L5 (0x20)
236 #define MCF_GPIO_PDDR_FEC0L_PDDRFEC0L6 (0x40)
237 #define MCF_GPIO_PDDR_FEC0L_PDDRFEC0L7 (0x80)
239 /* Bit definitions and macros for MCF_GPIO_PDDR_FEC1H */
240 #define MCF_GPIO_PDDR_FEC1H_PDDRFEC1H0 (0x01)
241 #define MCF_GPIO_PDDR_FEC1H_PDDRFEC1H1 (0x02)
242 #define MCF_GPIO_PDDR_FEC1H_PDDRFEC1H2 (0x04)
243 #define MCF_GPIO_PDDR_FEC1H_PDDRFEC1H3 (0x08)
244 #define MCF_GPIO_PDDR_FEC1H_PDDRFEC1H4 (0x10)
245 #define MCF_GPIO_PDDR_FEC1H_PDDRFEC1H5 (0x20)
246 #define MCF_GPIO_PDDR_FEC1H_PDDRFEC1H6 (0x40)
247 #define MCF_GPIO_PDDR_FEC1H_PDDRFEC1H7 (0x80)
249 /* Bit definitions and macros for MCF_GPIO_PDDR_FEC1L */
250 #define MCF_GPIO_PDDR_FEC1L_PDDRFEC1L0 (0x01)
251 #define MCF_GPIO_PDDR_FEC1L_PDDRFEC1L1 (0x02)
252 #define MCF_GPIO_PDDR_FEC1L_PDDRFEC1L2 (0x04)
253 #define MCF_GPIO_PDDR_FEC1L_PDDRFEC1L3 (0x08)
254 #define MCF_GPIO_PDDR_FEC1L_PDDRFEC1L4 (0x10)
255 #define MCF_GPIO_PDDR_FEC1L_PDDRFEC1L5 (0x20)
256 #define MCF_GPIO_PDDR_FEC1L_PDDRFEC1L6 (0x40)
257 #define MCF_GPIO_PDDR_FEC1L_PDDRFEC1L7 (0x80)
259 /* Bit definitions and macros for MCF_GPIO_PDDR_FECI2C */
260 #define MCF_GPIO_PDDR_FECI2C_PDDRFECI2C0 (0x01)
261 #define MCF_GPIO_PDDR_FECI2C_PDDRFECI2C1 (0x02)
262 #define MCF_GPIO_PDDR_FECI2C_PDDRFECI2C2 (0x04)
263 #define MCF_GPIO_PDDR_FECI2C_PDDRFECI2C3 (0x08)
265 /* Bit definitions and macros for MCF_GPIO_PDDR_PCIBG */
266 #define MCF_GPIO_PDDR_PCIBG_PDDRPCIBG0 (0x01)
267 #define MCF_GPIO_PDDR_PCIBG_PDDRPCIBG1 (0x02)
268 #define MCF_GPIO_PDDR_PCIBG_PDDRPCIBG2 (0x04)
269 #define MCF_GPIO_PDDR_PCIBG_PDDRPCIBG3 (0x08)
270 #define MCF_GPIO_PDDR_PCIBG_PDDRPCIBG4 (0x10)
272 /* Bit definitions and macros for MCF_GPIO_PDDR_PCIBR */
273 #define MCF_GPIO_PDDR_PCIBR_PDDRPCIBR0 (0x01)
274 #define MCF_GPIO_PDDR_PCIBR_PDDRPCIBR1 (0x02)
275 #define MCF_GPIO_PDDR_PCIBR_PDDRPCIBR2 (0x04)
276 #define MCF_GPIO_PDDR_PCIBR_PDDRPCIBR3 (0x08)
277 #define MCF_GPIO_PDDR_PCIBR_PDDRPCIBR4 (0x10)
279 /* Bit definitions and macros for MCF_GPIO_PDDR_PSC3PSC2 */
280 #define MCF_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC20 (0x01)
281 #define MCF_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC21 (0x02)
282 #define MCF_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC22 (0x04)
283 #define MCF_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC23 (0x08)
284 #define MCF_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC24 (0x10)
285 #define MCF_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC25 (0x20)
286 #define MCF_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC26 (0x40)
287 #define MCF_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC27 (0x80)
289 /* Bit definitions and macros for MCF_GPIO_PDDR_PSC1PSC0 */
290 #define MCF_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC00 (0x01)
291 #define MCF_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC01 (0x02)
292 #define MCF_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC02 (0x04)
293 #define MCF_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC03 (0x08)
294 #define MCF_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC04 (0x10)
295 #define MCF_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC05 (0x20)
296 #define MCF_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC06 (0x40)
297 #define MCF_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC07 (0x80)
299 /* Bit definitions and macros for MCF_GPIO_PDDR_DSPI */
300 #define MCF_GPIO_PDDR_DSPI_PDDRDSPI0 (0x01)
301 #define MCF_GPIO_PDDR_DSPI_PDDRDSPI1 (0x02)
302 #define MCF_GPIO_PDDR_DSPI_PDDRDSPI2 (0x04)
303 #define MCF_GPIO_PDDR_DSPI_PDDRDSPI3 (0x08)
304 #define MCF_GPIO_PDDR_DSPI_PDDRDSPI4 (0x10)
305 #define MCF_GPIO_PDDR_DSPI_PDDRDSPI5 (0x20)
306 #define MCF_GPIO_PDDR_DSPI_PDDRDSPI6 (0x40)
308 /* Bit definitions and macros for MCF_GPIO_PPDSDR_FBCTL */
309 #define MCF_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL0 (0x01)
310 #define MCF_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL1 (0x02)
311 #define MCF_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL2 (0x04)
312 #define MCF_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL3 (0x08)
313 #define MCF_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL4 (0x10)
314 #define MCF_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL5 (0x20)
315 #define MCF_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL6 (0x40)
316 #define MCF_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL7 (0x80)
318 /* Bit definitions and macros for MCF_GPIO_PPDSDR_FBCS */
319 #define MCF_GPIO_PPDSDR_FBCS_PPDSDRFBCS1 (0x02)
320 #define MCF_GPIO_PPDSDR_FBCS_PPDSDRFBCS2 (0x04)
321 #define MCF_GPIO_PPDSDR_FBCS_PPDSDRFBCS3 (0x08)
322 #define MCF_GPIO_PPDSDR_FBCS_PPDSDRFBCS4 (0x10)
323 #define MCF_GPIO_PPDSDR_FBCS_PPDSDRFBCS5 (0x20)
325 /* Bit definitions and macros for MCF_GPIO_PPDSDR_DMA */
326 #define MCF_GPIO_PPDSDR_DMA_PPDSDRDMA0 (0x01)
327 #define MCF_GPIO_PPDSDR_DMA_PPDSDRDMA1 (0x02)
328 #define MCF_GPIO_PPDSDR_DMA_PPDSDRDMA2 (0x04)
329 #define MCF_GPIO_PPDSDR_DMA_PPDSDRDMA3 (0x08)
331 /* Bit definitions and macros for MCF_GPIO_PPDSDR_FEC0H */
332 #define MCF_GPIO_PPDSDR_FEC0H_PPDSDRFEC0H0 (0x01)
333 #define MCF_GPIO_PPDSDR_FEC0H_PPDSDRFEC0H1 (0x02)
334 #define MCF_GPIO_PPDSDR_FEC0H_PPDSDRFEC0H2 (0x04)
335 #define MCF_GPIO_PPDSDR_FEC0H_PPDSDRFEC0H3 (0x08)
336 #define MCF_GPIO_PPDSDR_FEC0H_PPDSDRFEC0H4 (0x10)
337 #define MCF_GPIO_PPDSDR_FEC0H_PPDSDRFEC0H5 (0x20)
338 #define MCF_GPIO_PPDSDR_FEC0H_PPDSDRFEC0H6 (0x40)
339 #define MCF_GPIO_PPDSDR_FEC0H_PPDSDRFEC0H7 (0x80)
341 /* Bit definitions and macros for MCF_GPIO_PPDSDR_FEC0L */
342 #define MCF_GPIO_PPDSDR_FEC0L_PPDSDRFEC0L0 (0x01)
343 #define MCF_GPIO_PPDSDR_FEC0L_PPDSDRFEC0L1 (0x02)
344 #define MCF_GPIO_PPDSDR_FEC0L_PPDSDRFEC0L2 (0x04)
345 #define MCF_GPIO_PPDSDR_FEC0L_PPDSDRFEC0L3 (0x08)
346 #define MCF_GPIO_PPDSDR_FEC0L_PPDSDRFEC0L4 (0x10)
347 #define MCF_GPIO_PPDSDR_FEC0L_PPDSDRFEC0L5 (0x20)
348 #define MCF_GPIO_PPDSDR_FEC0L_PPDSDRFEC0L6 (0x40)
349 #define MCF_GPIO_PPDSDR_FEC0L_PPDSDRFEC0L7 (0x80)
351 /* Bit definitions and macros for MCF_GPIO_PPDSDR_FEC1H */
352 #define MCF_GPIO_PPDSDR_FEC1H_PPDSDRFEC1H0 (0x01)
353 #define MCF_GPIO_PPDSDR_FEC1H_PPDSDRFEC1H1 (0x02)
354 #define MCF_GPIO_PPDSDR_FEC1H_PPDSDRFEC1H2 (0x04)
355 #define MCF_GPIO_PPDSDR_FEC1H_PPDSDRFEC1H3 (0x08)
356 #define MCF_GPIO_PPDSDR_FEC1H_PPDSDRFEC1H4 (0x10)
357 #define MCF_GPIO_PPDSDR_FEC1H_PPDSDRFEC1H5 (0x20)
358 #define MCF_GPIO_PPDSDR_FEC1H_PPDSDRFEC1H6 (0x40)
359 #define MCF_GPIO_PPDSDR_FEC1H_PPDSDRFEC1H7 (0x80)
361 /* Bit definitions and macros for MCF_GPIO_PPDSDR_FEC1L */
362 #define MCF_GPIO_PPDSDR_FEC1L_PPDSDRFEC1L0 (0x01)
363 #define MCF_GPIO_PPDSDR_FEC1L_PPDSDRFEC1L1 (0x02)
364 #define MCF_GPIO_PPDSDR_FEC1L_PPDSDRFEC1L2 (0x04)
365 #define MCF_GPIO_PPDSDR_FEC1L_PPDSDRFEC1L3 (0x08)
366 #define MCF_GPIO_PPDSDR_FEC1L_PPDSDRFEC1L4 (0x10)
367 #define MCF_GPIO_PPDSDR_FEC1L_PPDSDRFEC1L5 (0x20)
368 #define MCF_GPIO_PPDSDR_FEC1L_PPDSDRFEC1L6 (0x40)
369 #define MCF_GPIO_PPDSDR_FEC1L_PPDSDRFEC1L7 (0x80)
371 /* Bit definitions and macros for MCF_GPIO_PPDSDR_FECI2C */
372 #define MCF_GPIO_PPDSDR_FECI2C_PPDSDRFECI2C0 (0x01)
373 #define MCF_GPIO_PPDSDR_FECI2C_PPDSDRFECI2C1 (0x02)
374 #define MCF_GPIO_PPDSDR_FECI2C_PPDSDRFECI2C2 (0x04)
375 #define MCF_GPIO_PPDSDR_FECI2C_PPDSDRFECI2C3 (0x08)
377 /* Bit definitions and macros for MCF_GPIO_PPDSDR_PCIBG */
378 #define MCF_GPIO_PPDSDR_PCIBG_PPDSDRPCIBG0 (0x01)
379 #define MCF_GPIO_PPDSDR_PCIBG_PPDSDRPCIBG1 (0x02)
380 #define MCF_GPIO_PPDSDR_PCIBG_PPDSDRPCIBG2 (0x04)
381 #define MCF_GPIO_PPDSDR_PCIBG_PPDSDRPCIBG3 (0x08)
382 #define MCF_GPIO_PPDSDR_PCIBG_PPDSDRPCIBG4 (0x10)
384 /* Bit definitions and macros for MCF_GPIO_PPDSDR_PCIBR */
385 #define MCF_GPIO_PPDSDR_PCIBR_PPDSDRPCIBR0 (0x01)
386 #define MCF_GPIO_PPDSDR_PCIBR_PPDSDRPCIBR1 (0x02)
387 #define MCF_GPIO_PPDSDR_PCIBR_PPDSDRPCIBR2 (0x04)
388 #define MCF_GPIO_PPDSDR_PCIBR_PPDSDRPCIBR3 (0x08)
389 #define MCF_GPIO_PPDSDR_PCIBR_PPDSDRPCIBR4 (0x10)
391 /* Bit definitions and macros for MCF_GPIO_PPDSDR_PSC3PSC2 */
392 #define MCF_GPIO_PPDSDR_PSC3PSC2_PPDSDRPSC3PSC20 (0x01)
393 #define MCF_GPIO_PPDSDR_PSC3PSC2_PPDSDRPSC3PSC21 (0x02)
394 #define MCF_GPIO_PPDSDR_PSC3PSC2_PPDSDRPSC3PSC22 (0x04)
395 #define MCF_GPIO_PPDSDR_PSC3PSC2_PPDSDRPSC3PSC23 (0x08)
396 #define MCF_GPIO_PPDSDR_PSC3PSC2_PDDRPSC3PSC24 (0x10)
397 #define MCF_GPIO_PPDSDR_PSC3PSC2_PDDRPSC3PSC25 (0x20)
398 #define MCF_GPIO_PPDSDR_PSC3PSC2_PPDSDRPSC3PSC26 (0x40)
399 #define MCF_GPIO_PPDSDR_PSC3PSC2_PPDSDRPSC3PSC27 (0x80)
401 /* Bit definitions and macros for MCF_GPIO_PPDSDR_PSC1PSC0 */
402 #define MCF_GPIO_PPDSDR_PSC1PSC0_PPDSDRPSC1PSC00 (0x01)
403 #define MCF_GPIO_PPDSDR_PSC1PSC0_PDDRPSC1PSC01 (0x02)
404 #define MCF_GPIO_PPDSDR_PSC1PSC0_PPDSDRPSC1PSC02 (0x04)
405 #define MCF_GPIO_PPDSDR_PSC1PSC0_PDDRPSC1PSC03 (0x08)
406 #define MCF_GPIO_PPDSDR_PSC1PSC0_PPDSDRPSC1PSC04 (0x10)
407 #define MCF_GPIO_PPDSDR_PSC1PSC0_PPDSDRPSC1PSC05 (0x20)
408 #define MCF_GPIO_PPDSDR_PSC1PSC0_PPDSDRPSC1PSC06 (0x40)
409 #define MCF_GPIO_PPDSDR_PSC1PSC0_PPDSDRPSC1PSC07 (0x80)
411 /* Bit definitions and macros for MCF_GPIO_PPDSDR_DSPI */
412 #define MCF_GPIO_PPDSDR_DSPI_PPDSDRDSPI0 (0x01)
413 #define MCF_GPIO_PPDSDR_DSPI_PPDSDRDSPI1 (0x02)
414 #define MCF_GPIO_PPDSDR_DSPI_PPDSDRDSPI2 (0x04)
415 #define MCF_GPIO_PPDSDR_DSPI_PPDSDRDSPI3 (0x08)
416 #define MCF_GPIO_PPDSDR_DSPI_PDDRDSPI4 (0x10)
417 #define MCF_GPIO_PPDSDR_DSPI_PPDSDRDSPI5 (0x20)
418 #define MCF_GPIO_PPDSDR_DSPI_PPDSDRDSPI6 (0x40)
420 /* Bit definitions and macros for MCF_GPIO_PCLRR_FBCTL */
421 #define MCF_GPIO_PCLRR_FBCTL_PCLRRFBCTL0 (0x01)
422 #define MCF_GPIO_PCLRR_FBCTL_PCLRRFBCTL1 (0x02)
423 #define MCF_GPIO_PCLRR_FBCTL_PCLRRFBCTL2 (0x04)
424 #define MCF_GPIO_PCLRR_FBCTL_PCLRRFBCTL3 (0x08)
425 #define MCF_GPIO_PCLRR_FBCTL_PCLRRFBCTL4 (0x10)
426 #define MCF_GPIO_PCLRR_FBCTL_PCLRRFBCTL5 (0x20)
427 #define MCF_GPIO_PCLRR_FBCTL_PCLRRFBCTL6 (0x40)
428 #define MCF_GPIO_PCLRR_FBCTL_PCLRRFBCTL7 (0x80)
430 /* Bit definitions and macros for MCF_GPIO_PCLRR_FBCS */
431 #define MCF_GPIO_PCLRR_FBCS_PCLRRFBCS1 (0x02)
432 #define MCF_GPIO_PCLRR_FBCS_PCLRRFBCS2 (0x04)
433 #define MCF_GPIO_PCLRR_FBCS_PCLRRFBCS3 (0x08)
434 #define MCF_GPIO_PCLRR_FBCS_PCLRRFBCS4 (0x10)
435 #define MCF_GPIO_PCLRR_FBCS_PCLRRFBCS5 (0x20)
437 /* Bit definitions and macros for MCF_GPIO_PCLRR_DMA */
438 #define MCF_GPIO_PCLRR_DMA_PCLRRDMA0 (0x01)
439 #define MCF_GPIO_PCLRR_DMA_PCLRRDMA1 (0x02)
440 #define MCF_GPIO_PCLRR_DMA_PCLRRDMA2 (0x04)
441 #define MCF_GPIO_PCLRR_DMA_PCLRRDMA3 (0x08)
443 /* Bit definitions and macros for MCF_GPIO_PCLRR_FEC0H */
444 #define MCF_GPIO_PCLRR_FEC0H_PCLRRFEC0H0 (0x01)
445 #define MCF_GPIO_PCLRR_FEC0H_PCLRRFEC0H1 (0x02)
446 #define MCF_GPIO_PCLRR_FEC0H_PCLRRFEC0H2 (0x04)
447 #define MCF_GPIO_PCLRR_FEC0H_PCLRRFEC0H3 (0x08)
448 #define MCF_GPIO_PCLRR_FEC0H_PCLRRFEC0H4 (0x10)
449 #define MCF_GPIO_PCLRR_FEC0H_PCLRRFEC0H5 (0x20)
450 #define MCF_GPIO_PCLRR_FEC0H_PCLRRFEC0H6 (0x40)
451 #define MCF_GPIO_PCLRR_FEC0H_PCLRRFEC0H7 (0x80)
453 /* Bit definitions and macros for MCF_GPIO_PCLRR_FEC0L */
454 #define MCF_GPIO_PCLRR_FEC0L_PCLRRFEC0L0 (0x01)
455 #define MCF_GPIO_PCLRR_FEC0L_PODRFEC0L1 (0x02)
456 #define MCF_GPIO_PCLRR_FEC0L_PCLRRFEC0L2 (0x04)
457 #define MCF_GPIO_PCLRR_FEC0L_PCLRRFEC0L3 (0x08)
458 #define MCF_GPIO_PCLRR_FEC0L_PODRFEC0L4 (0x10)
459 #define MCF_GPIO_PCLRR_FEC0L_PODRFEC0L5 (0x20)
460 #define MCF_GPIO_PCLRR_FEC0L_PODRFEC0L6 (0x40)
461 #define MCF_GPIO_PCLRR_FEC0L_PCLRRFEC0L7 (0x80)
463 /* Bit definitions and macros for MCF_GPIO_PCLRR_FEC1H */
464 #define MCF_GPIO_PCLRR_FEC1H_PCLRRFEC1H0 (0x01)
465 #define MCF_GPIO_PCLRR_FEC1H_PCLRRFEC1H1 (0x02)
466 #define MCF_GPIO_PCLRR_FEC1H_PCLRRFEC1H2 (0x04)
467 #define MCF_GPIO_PCLRR_FEC1H_PODRFEC1H3 (0x08)
468 #define MCF_GPIO_PCLRR_FEC1H_PODRFEC1H4 (0x10)
469 #define MCF_GPIO_PCLRR_FEC1H_PCLRRFEC1H5 (0x20)
470 #define MCF_GPIO_PCLRR_FEC1H_PCLRRFEC1H6 (0x40)
471 #define MCF_GPIO_PCLRR_FEC1H_PCLRRFEC1H7 (0x80)
473 /* Bit definitions and macros for MCF_GPIO_PCLRR_FEC1L */
474 #define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L0 (0x01)
475 #define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L1 (0x02)
476 #define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L2 (0x04)
477 #define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L3 (0x08)
478 #define MCF_GPIO_PCLRR_FEC1L_PODRFEC1L4 (0x10)
479 #define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L5 (0x20)
480 #define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L6 (0x40)
481 #define MCF_GPIO_PCLRR_FEC1L_PCLRRFEC1L7 (0x80)
483 /* Bit definitions and macros for MCF_GPIO_PCLRR_FECI2C */
484 #define MCF_GPIO_PCLRR_FECI2C_PCLRRFECI2C0 (0x01)
485 #define MCF_GPIO_PCLRR_FECI2C_PCLRRFECI2C1 (0x02)
486 #define MCF_GPIO_PCLRR_FECI2C_PODRFECI2C2 (0x04)
487 #define MCF_GPIO_PCLRR_FECI2C_PCLRRFECI2C3 (0x08)
489 /* Bit definitions and macros for MCF_GPIO_PCLRR_PCIBG */
490 #define MCF_GPIO_PCLRR_PCIBG_PODRPCIBG0 (0x01)
491 #define MCF_GPIO_PCLRR_PCIBG_PODRPCIBG1 (0x02)
492 #define MCF_GPIO_PCLRR_PCIBG_PODRPCIBG2 (0x04)
493 #define MCF_GPIO_PCLRR_PCIBG_PCLRRPCIBG3 (0x08)
494 #define MCF_GPIO_PCLRR_PCIBG_PCLRRPCIBG4 (0x10)
496 /* Bit definitions and macros for MCF_GPIO_PCLRR_PCIBR */
497 #define MCF_GPIO_PCLRR_PCIBR_PCLRRPCIBR0 (0x01)
498 #define MCF_GPIO_PCLRR_PCIBR_PCLRRPCIBR1 (0x02)
499 #define MCF_GPIO_PCLRR_PCIBR_PCLRRPCIBR2 (0x04)
500 #define MCF_GPIO_PCLRR_PCIBR_PODRPCIBR3 (0x08)
501 #define MCF_GPIO_PCLRR_PCIBR_PODRPCIBR4 (0x10)
503 /* Bit definitions and macros for MCF_GPIO_PCLRR_PSC3PSC2 */
504 #define MCF_GPIO_PCLRR_PSC3PSC2_PODRPSC3PSC20 (0x01)
505 #define MCF_GPIO_PCLRR_PSC3PSC2_PODRPSC3PSC21 (0x02)
506 #define MCF_GPIO_PCLRR_PSC3PSC2_PCLRRPSC3PSC22 (0x04)
507 #define MCF_GPIO_PCLRR_PSC3PSC2_PCLRRPSC3PSC23 (0x08)
508 #define MCF_GPIO_PCLRR_PSC3PSC2_PCLRRPSC3PSC24 (0x10)
509 #define MCF_GPIO_PCLRR_PSC3PSC2_PODRPSC3PSC25 (0x20)
510 #define MCF_GPIO_PCLRR_PSC3PSC2_PODRPSC3PSC26 (0x40)
511 #define MCF_GPIO_PCLRR_PSC3PSC2_PCLRRPSC3PSC27 (0x80)
513 /* Bit definitions and macros for MCF_GPIO_PCLRR_PSC1PSC0 */
514 #define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC00 (0x01)
515 #define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC01 (0x02)
516 #define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC02 (0x04)
517 #define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC03 (0x08)
518 #define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC04 (0x10)
519 #define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC05 (0x20)
520 #define MCF_GPIO_PCLRR_PSC1PSC0_PODRPSC1PSC06 (0x40)
521 #define MCF_GPIO_PCLRR_PSC1PSC0_PCLRRPSC1PSC07 (0x80)
523 /* Bit definitions and macros for MCF_GPIO_PCLRR_DSPI */
524 #define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI0 (0x01)
525 #define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI1 (0x02)
526 #define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI2 (0x04)
527 #define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI3 (0x08)
528 #define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI4 (0x10)
529 #define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI5 (0x20)
530 #define MCF_GPIO_PCLRR_DSPI_PCLRRDSPI6 (0x40)
532 /* Bit definitions and macros for MCF_GPIO_PAR_FBCTL */
533 #define MCF_GPIO_PAR_FBCTL_PAR_TS(x) (((x)&0x0003)<<0)
534 #define MCF_GPIO_PAR_FBCTL_PAR_TA (0x0004)
535 #define MCF_GPIO_PAR_FBCTL_PAR_RWB (0x0010)
536 #define MCF_GPIO_PAR_FBCTL_PAR_OE (0x0040)
537 #define MCF_GPIO_PAR_FBCTL_PAR_BWE0 (0x0100)
538 #define MCF_GPIO_PAR_FBCTL_PAR_BWE1 (0x0400)
539 #define MCF_GPIO_PAR_FBCTL_PAR_BWE2 (0x1000)
540 #define MCF_GPIO_PAR_FBCTL_PAR_BWE3 (0x4000)
541 #define MCF_GPIO_PAR_FBCTL_PAR_TS_GPIO (0)
542 #define MCF_GPIO_PAR_FBCTL_PAR_TS_TBST (2)
543 #define MCF_GPIO_PAR_FBCTL_PAR_TS_TS (3)
545 /* Bit definitions and macros for MCF_GPIO_PAR_FBCS */
546 #define MCF_GPIO_PAR_FBCS_PAR_CS1 (0x02)
547 #define MCF_GPIO_PAR_FBCS_PAR_CS2 (0x04)
548 #define MCF_GPIO_PAR_FBCS_PAR_CS3 (0x08)
549 #define MCF_GPIO_PAR_FBCS_PAR_CS4 (0x10)
550 #define MCF_GPIO_PAR_FBCS_PAR_CS5 (0x20)
552 /* Bit definitions and macros for MCF_GPIO_PAR_DMA */
553 #define MCF_GPIO_PAR_DMA_PAR_DREQ0(x) (((x)&0x03)<<0)
554 #define MCF_GPIO_PAR_DMA_PAR_DREQ1(x) (((x)&0x03)<<2)
555 #define MCF_GPIO_PAR_DMA_PAR_DACK0(x) (((x)&0x03)<<4)
556 #define MCF_GPIO_PAR_DMA_PAR_DACK1(x) (((x)&0x03)<<6)
557 #define MCF_GPIO_PAR_DMA_PAR_DACKx_GPIO (0)
558 #define MCF_GPIO_PAR_DMA_PAR_DACKx_TOUT (2)
559 #define MCF_GPIO_PAR_DMA_PAR_DACKx_DACK (3)
560 #define MCF_GPIO_PAR_DMA_PAR_DREQx_GPIO (0)
561 #define MCF_GPIO_PAR_DMA_PAR_DREQx_TIN (2)
562 #define MCF_GPIO_PAR_DMA_PAR_DREQx_DREQ (3)
564 /* Bit definitions and macros for MCF_GPIO_PAR_FECI2CIRQ */
565 #define MCF_GPIO_PAR_FECI2CIRQ_PAR_IRQ5 (0x0001)
566 #define MCF_GPIO_PAR_FECI2CIRQ_PAR_IRQ6 (0x0002)
567 #define MCF_GPIO_PAR_FECI2CIRQ_PAR_SCL (0x0004)
568 #define MCF_GPIO_PAR_FECI2CIRQ_PAR_SDA (0x0008)
569 #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDC(x) (((x)&0x0003)<<6)
570 #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDIO(x) (((x)&0x0003)<<8)
571 #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MII (0x0400)
572 #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E17 (0x0800)
573 #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E0MDC (0x1000)
574 #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E0MDIO (0x2000)
575 #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E0MII (0x4000)
576 #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E07 (0x8000)
577 #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDIO_CANRX (0x0000)
578 #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDIO_SDA (0x0200)
579 #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDIO_EMDIO (0x0300)
580 #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDC_CANTX (0x0000)
581 #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDC_SCL (0x0080)
582 #define MCF_GPIO_PAR_FECI2CIRQ_PAR_E1MDC_EMDC (0x00C0)
584 /* Bit definitions and macros for MCF_GPIO_PAR_PCIBG */
585 #define MCF_GPIO_PAR_PCIBG_PAR_PCIBG0(x) (((x)&0x0003)<<0)
586 #define MCF_GPIO_PAR_PCIBG_PAR_PCIBG1(x) (((x)&0x0003)<<2)
587 #define MCF_GPIO_PAR_PCIBG_PAR_PCIBG2(x) (((x)&0x0003)<<4)
588 #define MCF_GPIO_PAR_PCIBG_PAR_PCIBG3(x) (((x)&0x0003)<<6)
589 #define MCF_GPIO_PAR_PCIBG_PAR_PCIBG4(x) (((x)&0x0003)<<8)
591 /* Bit definitions and macros for MCF_GPIO_PAR_PCIBR */
592 #define MCF_GPIO_PAR_PCIBR_PAR_PCIBG0(x) (((x)&0x0003)<<0)
593 #define MCF_GPIO_PAR_PCIBR_PAR_PCIBG1(x) (((x)&0x0003)<<2)
594 #define MCF_GPIO_PAR_PCIBR_PAR_PCIBG2(x) (((x)&0x0003)<<4)
595 #define MCF_GPIO_PAR_PCIBR_PAR_PCIBG3(x) (((x)&0x0003)<<6)
596 #define MCF_GPIO_PAR_PCIBR_PAR_PCIBR4(x) (((x)&0x0003)<<8)
598 /* Bit definitions and macros for MCF_GPIO_PAR_PSC3 */
599 #define MCF_GPIO_PAR_PSC3_PAR_TXD3 (0x04)
600 #define MCF_GPIO_PAR_PSC3_PAR_RXD3 (0x08)
601 #define MCF_GPIO_PAR_PSC3_PAR_RTS3(x) (((x)&0x03)<<4)
602 #define MCF_GPIO_PAR_PSC3_PAR_CTS3(x) (((x)&0x03)<<6)
603 #define MCF_GPIO_PAR_PSC3_PAR_CTS3_GPIO (0x00)
604 #define MCF_GPIO_PAR_PSC3_PAR_CTS3_BCLK (0x80)
605 #define MCF_GPIO_PAR_PSC3_PAR_CTS3_CTS (0xC0)
606 #define MCF_GPIO_PAR_PSC3_PAR_RTS3_GPIO (0x00)
607 #define MCF_GPIO_PAR_PSC3_PAR_RTS3_FSYNC (0x20)
608 #define MCF_GPIO_PAR_PSC3_PAR_RTS3_RTS (0x30)
609 #define MCF_GPIO_PAR_PSC3_PAR_CTS2_CANRX (0x40)
611 /* Bit definitions and macros for MCF_GPIO_PAR_PSC2 */
612 #define MCF_GPIO_PAR_PSC2_PAR_TXD2 (0x04)
613 #define MCF_GPIO_PAR_PSC2_PAR_RXD2 (0x08)
614 #define MCF_GPIO_PAR_PSC2_PAR_RTS2(x) (((x)&0x03)<<4)
615 #define MCF_GPIO_PAR_PSC2_PAR_CTS2(x) (((x)&0x03)<<6)
616 #define MCF_GPIO_PAR_PSC2_PAR_CTS2_GPIO (0x00)
617 #define MCF_GPIO_PAR_PSC2_PAR_CTS2_BCLK (0x80)
618 #define MCF_GPIO_PAR_PSC2_PAR_CTS2_CTS (0xC0)
619 #define MCF_GPIO_PAR_PSC2_PAR_RTS2_GPIO (0x00)
620 #define MCF_GPIO_PAR_PSC2_PAR_RTS2_CANTX (0x10)
621 #define MCF_GPIO_PAR_PSC2_PAR_RTS2_FSYNC (0x20)
622 #define MCF_GPIO_PAR_PSC2_PAR_RTS2_RTS (0x30)
623 #define MCF_GPIO_PAR_PSC2_PAR_RTS2_CANRX (0x40)
625 /* Bit definitions and macros for MCF_GPIO_PAR_PSC1 */
626 #define MCF_GPIO_PAR_PSC1_PAR_TXD1 (0x04)
627 #define MCF_GPIO_PAR_PSC1_PAR_RXD1 (0x08)
628 #define MCF_GPIO_PAR_PSC1_PAR_RTS1(x) (((x)&0x03)<<4)
629 #define MCF_GPIO_PAR_PSC1_PAR_CTS1(x) (((x)&0x03)<<6)
630 #define MCF_GPIO_PAR_PSC1_PAR_CTS1_GPIO (0x00)
631 #define MCF_GPIO_PAR_PSC1_PAR_CTS1_BCLK (0x80)
632 #define MCF_GPIO_PAR_PSC1_PAR_CTS1_CTS (0xC0)
633 #define MCF_GPIO_PAR_PSC1_PAR_RTS1_GPIO (0x00)
634 #define MCF_GPIO_PAR_PSC1_PAR_RTS1_FSYNC (0x20)
635 #define MCF_GPIO_PAR_PSC1_PAR_RTS1_RTS (0x30)
637 /* Bit definitions and macros for MCF_GPIO_PAR_PSC0 */
638 #define MCF_GPIO_PAR_PSC0_PAR_TXD0 (0x04)
639 #define MCF_GPIO_PAR_PSC0_PAR_RXD0 (0x08)
640 #define MCF_GPIO_PAR_PSC0_PAR_RTS0(x) (((x)&0x03)<<4)
641 #define MCF_GPIO_PAR_PSC0_PAR_CTS0(x) (((x)&0x03)<<6)
642 #define MCF_GPIO_PAR_PSC0_PAR_CTS0_GPIO (0x00)
643 #define MCF_GPIO_PAR_PSC0_PAR_CTS0_BCLK (0x80)
644 #define MCF_GPIO_PAR_PSC0_PAR_CTS0_CTS (0xC0)
645 #define MCF_GPIO_PAR_PSC0_PAR_RTS0_GPIO (0x00)
646 #define MCF_GPIO_PAR_PSC0_PAR_RTS0_FSYNC (0x20)
647 #define MCF_GPIO_PAR_PSC0_PAR_RTS0_RTS (0x30)
649 /* Bit definitions and macros for MCF_GPIO_PAR_DSPI */
650 #define MCF_GPIO_PAR_DSPI_PAR_SOUT(x) (((x)&0x0003)<<0)
651 #define MCF_GPIO_PAR_DSPI_PAR_SIN(x) (((x)&0x0003)<<2)
652 #define MCF_GPIO_PAR_DSPI_PAR_SCK(x) (((x)&0x0003)<<4)
653 #define MCF_GPIO_PAR_DSPI_PAR_CS0(x) (((x)&0x0003)<<6)
654 #define MCF_GPIO_PAR_DSPI_PAR_CS2(x) (((x)&0x0003)<<8)
655 #define MCF_GPIO_PAR_DSPI_PAR_CS3(x) (((x)&0x0003)<<10)
656 #define MCF_GPIO_PAR_DSPI_PAR_CS5 (0x1000)
657 #define MCF_GPIO_PAR_DSPI_PAR_CS3_GPIO (0x0000)
658 #define MCF_GPIO_PAR_DSPI_PAR_CS3_CANTX (0x0400)
659 #define MCF_GPIO_PAR_DSPI_PAR_CS3_TOUT (0x0800)
660 #define MCF_GPIO_PAR_DSPI_PAR_CS3_DSPICS (0x0C00)
661 #define MCF_GPIO_PAR_DSPI_PAR_CS2_GPIO (0x0000)
662 #define MCF_GPIO_PAR_DSPI_PAR_CS2_CANTX (0x0100)
663 #define MCF_GPIO_PAR_DSPI_PAR_CS2_TOUT (0x0200)
664 #define MCF_GPIO_PAR_DSPI_PAR_CS2_DSPICS (0x0300)
665 #define MCF_GPIO_PAR_DSPI_PAR_CS0_GPIO (0x0000)
666 #define MCF_GPIO_PAR_DSPI_PAR_CS0_FSYNC (0x0040)
667 #define MCF_GPIO_PAR_DSPI_PAR_CS0_RTS (0x0080)
668 #define MCF_GPIO_PAR_DSPI_PAR_CS0_DSPICS (0x00C0)
669 #define MCF_GPIO_PAR_DSPI_PAR_SCK_GPIO (0x0000)
670 #define MCF_GPIO_PAR_DSPI_PAR_SCK_BCLK (0x0010)
671 #define MCF_GPIO_PAR_DSPI_PAR_SCK_CTS (0x0020)
672 #define MCF_GPIO_PAR_DSPI_PAR_SCK_SCK (0x0030)
673 #define MCF_GPIO_PAR_DSPI_PAR_SIN_GPIO (0x0000)
674 #define MCF_GPIO_PAR_DSPI_PAR_SIN_RXD (0x0008)
675 #define MCF_GPIO_PAR_DSPI_PAR_SIN_SIN (0x000C)
676 #define MCF_GPIO_PAR_DSPI_PAR_SOUT_GPIO (0x0000)
677 #define MCF_GPIO_PAR_DSPI_PAR_SOUT_TXD (0x0002)
678 #define MCF_GPIO_PAR_DSPI_PAR_SOUT_SOUT (0x0003)
680 /* Bit definitions and macros for MCF_GPIO_PAR_TIMER */
681 #define MCF_GPIO_PAR_TIMER_PAR_TOUT2 (0x01)
682 #define MCF_GPIO_PAR_TIMER_PAR_TIN2(x) (((x)&0x03)<<1)
683 #define MCF_GPIO_PAR_TIMER_PAR_TOUT3 (0x08)
684 #define MCF_GPIO_PAR_TIMER_PAR_TIN3(x) (((x)&0x03)<<4)
685 #define MCF_GPIO_PAR_TIMER_PAR_TIN3_CANRX (0x00)
686 #define MCF_GPIO_PAR_TIMER_PAR_TIN3_IRQ (0x20)
687 #define MCF_GPIO_PAR_TIMER_PAR_TIN3_TIN (0x30)
688 #define MCF_GPIO_PAR_TIMER_PAR_TIN2_CANRX (0x00)
689 #define MCF_GPIO_PAR_TIMER_PAR_TIN2_IRQ (0x04)
690 #define MCF_GPIO_PAR_TIMER_PAR_TIN2_TIN (0x06)
692 /********************************************************************/
694 #endif /* _M548XGPIO_H_ */