drivers/net/netxen/netxen_nic_hw.c

   1 /*
   2  * Copyright (C) 2003 - 2009 NetXen, Inc.
   3  * Copyright (C) 2009 - QLogic Corporation.
   4  * All rights reserved.
   5  *
   6  * This program is free software; you can redistribute it and/or
   7  * modify it under the terms of the GNU General Public License
   8  * as published by the Free Software Foundation; either version 2
   9  * of the License, or (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful, but
  12  * WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 59 Temple Place - Suite 330, Boston,
  19  * MA  02111-1307, USA.
  20  *
  21  * The full GNU General Public License is included in this distribution
  22  * in the file called "COPYING".
  23  *
  24  */
  25
  26 #include <linux/slab.h>
  27 #include "netxen_nic.h"
  28 #include "netxen_nic_hw.h"
  29
  30 #include <net/ip.h>
  31
  32 #define MASK(n) ((1ULL<<(n))-1)
  33 #define MN_WIN(addr) (((addr & 0x1fc0000) >> 1) | ((addr >> 25) & 0x3ff))
  34 #define OCM_WIN(addr) (((addr & 0x1ff0000) >> 1) | ((addr >> 25) & 0x3ff))
  35 #define MS_WIN(addr) (addr & 0x0ffc0000)
  36
  37 #define GET_MEM_OFFS_2M(addr) (addr & MASK(18))
  38
  39 #define CRB_BLK(off)    ((off >> 20) & 0x3f)
  40 #define CRB_SUBBLK(off) ((off >> 16) & 0xf)
  41 #define CRB_WINDOW_2M   (0x130060)
  42 #define CRB_HI(off)     ((crb_hub_agt[CRB_BLK(off)] << 20) | ((off) & 0xf0000))
  43 #define CRB_INDIRECT_2M (0x1e0000UL)
  44
  45 static void netxen_nic_io_write_128M(struct netxen_adapter *adapter,
  46                 void __iomem *addr, u32 data);
  47 static u32 netxen_nic_io_read_128M(struct netxen_adapter *adapter,
  48                 void __iomem *addr);
  49
  50 #ifndef readq
  51 static inline u64 readq(void __iomem *addr)
  52 {
  53         return readl(addr) | (((u64) readl(addr + 4)) << 32LL);
  54 }
  55 #endif
  56
  57 #ifndef writeq
  58 static inline void writeq(u64 val, void __iomem *addr)
  59 {
  60         writel(((u32) (val)), (addr));
  61         writel(((u32) (val >> 32)), (addr + 4));
  62 }
  63 #endif
  64
  65 #define PCI_OFFSET_FIRST_RANGE(adapter, off)    \
  66         ((adapter)->ahw.pci_base0 + (off))
  67 #define PCI_OFFSET_SECOND_RANGE(adapter, off)   \
  68         ((adapter)->ahw.pci_base1 + (off) - SECOND_PAGE_GROUP_START)
  69 #define PCI_OFFSET_THIRD_RANGE(adapter, off)    \
  70         ((adapter)->ahw.pci_base2 + (off) - THIRD_PAGE_GROUP_START)
  71
  72 static void __iomem *pci_base_offset(struct netxen_adapter *adapter,
  73                                             unsigned long off)
  74 {
  75         if (ADDR_IN_RANGE(off, FIRST_PAGE_GROUP_START, FIRST_PAGE_GROUP_END))
  76                 return PCI_OFFSET_FIRST_RANGE(adapter, off);
  77
  78         if (ADDR_IN_RANGE(off, SECOND_PAGE_GROUP_START, SECOND_PAGE_GROUP_END))
  79                 return PCI_OFFSET_SECOND_RANGE(adapter, off);
  80
  81         if (ADDR_IN_RANGE(off, THIRD_PAGE_GROUP_START, THIRD_PAGE_GROUP_END))
  82                 return PCI_OFFSET_THIRD_RANGE(adapter, off);
  83
  84         return NULL;
  85 }
  86
  87 static crb_128M_2M_block_map_t
  88 crb_128M_2M_map[64] __cacheline_aligned_in_smp = {
  89     {{{0, 0,         0,         0} } },         /* 0: PCI */
  90     {{{1, 0x0100000, 0x0102000, 0x120000},      /* 1: PCIE */
  91           {1, 0x0110000, 0x0120000, 0x130000},
  92           {1, 0x0120000, 0x0122000, 0x124000},
  93           {1, 0x0130000, 0x0132000, 0x126000},
  94           {1, 0x0140000, 0x0142000, 0x128000},
  95           {1, 0x0150000, 0x0152000, 0x12a000},
  96           {1, 0x0160000, 0x0170000, 0x110000},
  97           {1, 0x0170000, 0x0172000, 0x12e000},
  98           {0, 0x0000000, 0x0000000, 0x000000},
  99           {0, 0x0000000, 0x0000000, 0x000000},
 100           {0, 0x0000000, 0x0000000, 0x000000},
 101           {0, 0x0000000, 0x0000000, 0x000000},
 102           {0, 0x0000000, 0x0000000, 0x000000},
 103           {0, 0x0000000, 0x0000000, 0x000000},
 104           {1, 0x01e0000, 0x01e0800, 0x122000},
 105           {0, 0x0000000, 0x0000000, 0x000000} } },
 106         {{{1, 0x0200000, 0x0210000, 0x180000} } },/* 2: MN */
 107     {{{0, 0,         0,         0} } },     /* 3: */
 108     {{{1, 0x0400000, 0x0401000, 0x169000} } },/* 4: P2NR1 */
 109     {{{1, 0x0500000, 0x0510000, 0x140000} } },/* 5: SRE   */
 110     {{{1, 0x0600000, 0x0610000, 0x1c0000} } },/* 6: NIU   */
 111     {{{1, 0x0700000, 0x0704000, 0x1b8000} } },/* 7: QM    */
 112     {{{1, 0x0800000, 0x0802000, 0x170000},  /* 8: SQM0  */
 113       {0, 0x0000000, 0x0000000, 0x000000},
 114       {0, 0x0000000, 0x0000000, 0x000000},
 115       {0, 0x0000000, 0x0000000, 0x000000},
 116       {0, 0x0000000, 0x0000000, 0x000000},
 117       {0, 0x0000000, 0x0000000, 0x000000},
 118       {0, 0x0000000, 0x0000000, 0x000000},
 119       {0, 0x0000000, 0x0000000, 0x000000},
 120       {0, 0x0000000, 0x0000000, 0x000000},
 121       {0, 0x0000000, 0x0000000, 0x000000},
 122       {0, 0x0000000, 0x0000000, 0x000000},
 123       {0, 0x0000000, 0x0000000, 0x000000},
 124       {0, 0x0000000, 0x0000000, 0x000000},
 125       {0, 0x0000000, 0x0000000, 0x000000},
 126       {0, 0x0000000, 0x0000000, 0x000000},
 127       {1, 0x08f0000, 0x08f2000, 0x172000} } },
 128     {{{1, 0x0900000, 0x0902000, 0x174000},      /* 9: SQM1*/
 129       {0, 0x0000000, 0x0000000, 0x000000},
 130       {0, 0x0000000, 0x0000000, 0x000000},
 131       {0, 0x0000000, 0x0000000, 0x000000},
 132       {0, 0x0000000, 0x0000000, 0x000000},
 133       {0, 0x0000000, 0x0000000, 0x000000},
 134       {0, 0x0000000, 0x0000000, 0x000000},
 135       {0, 0x0000000, 0x0000000, 0x000000},
 136       {0, 0x0000000, 0x0000000, 0x000000},
 137       {0, 0x0000000, 0x0000000, 0x000000},
 138       {0, 0x0000000, 0x0000000, 0x000000},
 139       {0, 0x0000000, 0x0000000, 0x000000},
 140       {0, 0x0000000, 0x0000000, 0x000000},
 141       {0, 0x0000000, 0x0000000, 0x000000},
 142       {0, 0x0000000, 0x0000000, 0x000000},
 143       {1, 0x09f0000, 0x09f2000, 0x176000} } },
 144     {{{0, 0x0a00000, 0x0a02000, 0x178000},      /* 10: SQM2*/
 145       {0, 0x0000000, 0x0000000, 0x000000},
 146       {0, 0x0000000, 0x0000000, 0x000000},
 147       {0, 0x0000000, 0x0000000, 0x000000},
 148       {0, 0x0000000, 0x0000000, 0x000000},
 149       {0, 0x0000000, 0x0000000, 0x000000},
 150       {0, 0x0000000, 0x0000000, 0x000000},
 151       {0, 0x0000000, 0x0000000, 0x000000},
 152       {0, 0x0000000, 0x0000000, 0x000000},
 153       {0, 0x0000000, 0x0000000, 0x000000},
 154       {0, 0x0000000, 0x0000000, 0x000000},
 155       {0, 0x0000000, 0x0000000, 0x000000},
 156       {0, 0x0000000, 0x0000000, 0x000000},
 157       {0, 0x0000000, 0x0000000, 0x000000},
 158       {0, 0x0000000, 0x0000000, 0x000000},
 159       {1, 0x0af0000, 0x0af2000, 0x17a000} } },
 160     {{{0, 0x0b00000, 0x0b02000, 0x17c000},      /* 11: SQM3*/
 161       {0, 0x0000000, 0x0000000, 0x000000},
 162       {0, 0x0000000, 0x0000000, 0x000000},
 163       {0, 0x0000000, 0x0000000, 0x000000},
 164       {0, 0x0000000, 0x0000000, 0x000000},
 165       {0, 0x0000000, 0x0000000, 0x000000},
 166       {0, 0x0000000, 0x0000000, 0x000000},
 167       {0, 0x0000000, 0x0000000, 0x000000},
 168       {0, 0x0000000, 0x0000000, 0x000000},
 169       {0, 0x0000000, 0x0000000, 0x000000},
 170       {0, 0x0000000, 0x0000000, 0x000000},
 171       {0, 0x0000000, 0x0000000, 0x000000},
 172       {0, 0x0000000, 0x0000000, 0x000000},
 173       {0, 0x0000000, 0x0000000, 0x000000},
 174       {0, 0x0000000, 0x0000000, 0x000000},
 175       {1, 0x0bf0000, 0x0bf2000, 0x17e000} } },
 176         {{{1, 0x0c00000, 0x0c04000, 0x1d4000} } },/* 12: I2Q */
 177         {{{1, 0x0d00000, 0x0d04000, 0x1a4000} } },/* 13: TMR */
 178         {{{1, 0x0e00000, 0x0e04000, 0x1a0000} } },/* 14: ROMUSB */
 179         {{{1, 0x0f00000, 0x0f01000, 0x164000} } },/* 15: PEG4 */
 180         {{{0, 0x1000000, 0x1004000, 0x1a8000} } },/* 16: XDMA */
 181         {{{1, 0x1100000, 0x1101000, 0x160000} } },/* 17: PEG0 */
 182         {{{1, 0x1200000, 0x1201000, 0x161000} } },/* 18: PEG1 */
 183         {{{1, 0x1300000, 0x1301000, 0x162000} } },/* 19: PEG2 */
 184         {{{1, 0x1400000, 0x1401000, 0x163000} } },/* 20: PEG3 */
 185         {{{1, 0x1500000, 0x1501000, 0x165000} } },/* 21: P2ND */
 186         {{{1, 0x1600000, 0x1601000, 0x166000} } },/* 22: P2NI */
 187         {{{0, 0,         0,         0} } },     /* 23: */
 188         {{{0, 0,         0,         0} } },     /* 24: */
 189         {{{0, 0,         0,         0} } },     /* 25: */
 190         {{{0, 0,         0,         0} } },     /* 26: */
 191         {{{0, 0,         0,         0} } },     /* 27: */
 192         {{{0, 0,         0,         0} } },     /* 28: */
 193         {{{1, 0x1d00000, 0x1d10000, 0x190000} } },/* 29: MS */
 194     {{{1, 0x1e00000, 0x1e01000, 0x16a000} } },/* 30: P2NR2 */
 195     {{{1, 0x1f00000, 0x1f10000, 0x150000} } },/* 31: EPG */
 196         {{{0} } },                              /* 32: PCI */
 197         {{{1, 0x2100000, 0x2102000, 0x120000},  /* 33: PCIE */
 198           {1, 0x2110000, 0x2120000, 0x130000},
 199           {1, 0x2120000, 0x2122000, 0x124000},
 200           {1, 0x2130000, 0x2132000, 0x126000},
 201           {1, 0x2140000, 0x2142000, 0x128000},
 202           {1, 0x2150000, 0x2152000, 0x12a000},
 203           {1, 0x2160000, 0x2170000, 0x110000},
 204           {1, 0x2170000, 0x2172000, 0x12e000},
 205           {0, 0x0000000, 0x0000000, 0x000000},
 206           {0, 0x0000000, 0x0000000, 0x000000},
 207           {0, 0x0000000, 0x0000000, 0x000000},
 208           {0, 0x0000000, 0x0000000, 0x000000},
 209           {0, 0x0000000, 0x0000000, 0x000000},
 210           {0, 0x0000000, 0x0000000, 0x000000},
 211           {0, 0x0000000, 0x0000000, 0x000000},
 212           {0, 0x0000000, 0x0000000, 0x000000} } },
 213         {{{1, 0x2200000, 0x2204000, 0x1b0000} } },/* 34: CAM */
 214         {{{0} } },                              /* 35: */
 215         {{{0} } },                              /* 36: */
 216         {{{0} } },                              /* 37: */
 217         {{{0} } },                              /* 38: */
 218         {{{0} } },                              /* 39: */
 219         {{{1, 0x2800000, 0x2804000, 0x1a4000} } },/* 40: TMR */
 220         {{{1, 0x2900000, 0x2901000, 0x16b000} } },/* 41: P2NR3 */
 221         {{{1, 0x2a00000, 0x2a00400, 0x1ac400} } },/* 42: RPMX1 */
 222         {{{1, 0x2b00000, 0x2b00400, 0x1ac800} } },/* 43: RPMX2 */
 223         {{{1, 0x2c00000, 0x2c00400, 0x1acc00} } },/* 44: RPMX3 */
 224         {{{1, 0x2d00000, 0x2d00400, 0x1ad000} } },/* 45: RPMX4 */
 225         {{{1, 0x2e00000, 0x2e00400, 0x1ad400} } },/* 46: RPMX5 */
 226         {{{1, 0x2f00000, 0x2f00400, 0x1ad800} } },/* 47: RPMX6 */
 227         {{{1, 0x3000000, 0x3000400, 0x1adc00} } },/* 48: RPMX7 */
 228         {{{0, 0x3100000, 0x3104000, 0x1a8000} } },/* 49: XDMA */
 229         {{{1, 0x3200000, 0x3204000, 0x1d4000} } },/* 50: I2Q */
 230         {{{1, 0x3300000, 0x3304000, 0x1a0000} } },/* 51: ROMUSB */
 231         {{{0} } },                              /* 52: */
 232         {{{1, 0x3500000, 0x3500400, 0x1ac000} } },/* 53: RPMX0 */
 233         {{{1, 0x3600000, 0x3600400, 0x1ae000} } },/* 54: RPMX8 */
 234         {{{1, 0x3700000, 0x3700400, 0x1ae400} } },/* 55: RPMX9 */
 235         {{{1, 0x3800000, 0x3804000, 0x1d0000} } },/* 56: OCM0 */
 236         {{{1, 0x3900000, 0x3904000, 0x1b4000} } },/* 57: CRYPTO */
 237         {{{1, 0x3a00000, 0x3a04000, 0x1d8000} } },/* 58: SMB */
 238         {{{0} } },                              /* 59: I2C0 */
 239         {{{0} } },                              /* 60: I2C1 */
 240         {{{1, 0x3d00000, 0x3d04000, 0x1d8000} } },/* 61: LPC */
 241         {{{1, 0x3e00000, 0x3e01000, 0x167000} } },/* 62: P2NC */
 242         {{{1, 0x3f00000, 0x3f01000, 0x168000} } }       /* 63: P2NR0 */
 243 };
 244
 245 /*
 246  * top 12 bits of crb internal address (hub, agent)
 247  */
 248 static unsigned crb_hub_agt[64] =
 249 {
 250         0,
 251         NETXEN_HW_CRB_HUB_AGT_ADR_PS,
 252         NETXEN_HW_CRB_HUB_AGT_ADR_MN,
 253         NETXEN_HW_CRB_HUB_AGT_ADR_MS,
 254         0,
 255         NETXEN_HW_CRB_HUB_AGT_ADR_SRE,
 256         NETXEN_HW_CRB_HUB_AGT_ADR_NIU,
 257         NETXEN_HW_CRB_HUB_AGT_ADR_QMN,
 258         NETXEN_HW_CRB_HUB_AGT_ADR_SQN0,
 259         NETXEN_HW_CRB_HUB_AGT_ADR_SQN1,
 260         NETXEN_HW_CRB_HUB_AGT_ADR_SQN2,
 261         NETXEN_HW_CRB_HUB_AGT_ADR_SQN3,
 262         NETXEN_HW_CRB_HUB_AGT_ADR_I2Q,
 263         NETXEN_HW_CRB_HUB_AGT_ADR_TIMR,
 264         NETXEN_HW_CRB_HUB_AGT_ADR_ROMUSB,
 265         NETXEN_HW_CRB_HUB_AGT_ADR_PGN4,
 266         NETXEN_HW_CRB_HUB_AGT_ADR_XDMA,
 267         NETXEN_HW_CRB_HUB_AGT_ADR_PGN0,
 268         NETXEN_HW_CRB_HUB_AGT_ADR_PGN1,
 269         NETXEN_HW_CRB_HUB_AGT_ADR_PGN2,
 270         NETXEN_HW_CRB_HUB_AGT_ADR_PGN3,
 271         NETXEN_HW_CRB_HUB_AGT_ADR_PGND,
 272         NETXEN_HW_CRB_HUB_AGT_ADR_PGNI,
 273         NETXEN_HW_CRB_HUB_AGT_ADR_PGS0,
 274         NETXEN_HW_CRB_HUB_AGT_ADR_PGS1,
 275         NETXEN_HW_CRB_HUB_AGT_ADR_PGS2,
 276         NETXEN_HW_CRB_HUB_AGT_ADR_PGS3,
 277         0,
 278         NETXEN_HW_CRB_HUB_AGT_ADR_PGSI,
 279         NETXEN_HW_CRB_HUB_AGT_ADR_SN,
 280         0,
 281         NETXEN_HW_CRB_HUB_AGT_ADR_EG,
 282         0,
 283         NETXEN_HW_CRB_HUB_AGT_ADR_PS,
 284         NETXEN_HW_CRB_HUB_AGT_ADR_CAM,
 285         0,
 286         0,
 287         0,
 288         0,
 289         0,
 290         NETXEN_HW_CRB_HUB_AGT_ADR_TIMR,
 291         0,
 292         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX1,
 293         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX2,
 294         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX3,
 295         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX4,
 296         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX5,
 297         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX6,
 298         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX7,
 299         NETXEN_HW_CRB_HUB_AGT_ADR_XDMA,
 300         NETXEN_HW_CRB_HUB_AGT_ADR_I2Q,
 301         NETXEN_HW_CRB_HUB_AGT_ADR_ROMUSB,
 302         0,
 303         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX0,
 304         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX8,
 305         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX9,
 306         NETXEN_HW_CRB_HUB_AGT_ADR_OCM0,
 307         0,
 308         NETXEN_HW_CRB_HUB_AGT_ADR_SMB,
 309         NETXEN_HW_CRB_HUB_AGT_ADR_I2C0,
 310         NETXEN_HW_CRB_HUB_AGT_ADR_I2C1,
 311         0,
 312         NETXEN_HW_CRB_HUB_AGT_ADR_PGNC,
 313         0,
 314 };
 315
 316 /*  PCI Windowing for DDR regions.  */
 317
 318 #define NETXEN_WINDOW_ONE       0x2000000 /*CRB Window: bit 25 of CRB address */
 319
 320 #define NETXEN_PCIE_SEM_TIMEOUT 10000
 321
 322 static int netxen_nic_set_mtu_xgb(struct netxen_adapter *adapter, int new_mtu);
 323
 324 int
 325 netxen_pcie_sem_lock(struct netxen_adapter *adapter, int sem, u32 id_reg)
 326 {
 327         int done = 0, timeout = 0;
 328
 329         while (!done) {
 330                 done = NXRD32(adapter, NETXEN_PCIE_REG(PCIE_SEM_LOCK(sem)));
 331                 if (done == 1)
 332                         break;
 333                 if (++timeout >= NETXEN_PCIE_SEM_TIMEOUT)
 334                         return -EIO;
 335                 msleep(1);
 336         }
 337
 338         if (id_reg)
 339                 NXWR32(adapter, id_reg, adapter->portnum);
 340
 341         return 0;
 342 }
 343
 344 void
 345 netxen_pcie_sem_unlock(struct netxen_adapter *adapter, int sem)
 346 {
 347         NXRD32(adapter, NETXEN_PCIE_REG(PCIE_SEM_UNLOCK(sem)));
 348 }
 349
 350 static int netxen_niu_xg_init_port(struct netxen_adapter *adapter, int port)
 351 {
 352         if (NX_IS_REVISION_P2(adapter->ahw.revision_id)) {
 353                 NXWR32(adapter, NETXEN_NIU_XGE_CONFIG_1+(0x10000*port), 0x1447);
 354                 NXWR32(adapter, NETXEN_NIU_XGE_CONFIG_0+(0x10000*port), 0x5);
 355         }
 356
 357         return 0;
 358 }
 359
 360 /* Disable an XG interface */
 361 static int netxen_niu_disable_xg_port(struct netxen_adapter *adapter)
 362 {
 363         __u32 mac_cfg;
 364         u32 port = adapter->physical_port;
 365
 366         if (NX_IS_REVISION_P3(adapter->ahw.revision_id))
 367                 return 0;
 368
 369         if (port > NETXEN_NIU_MAX_XG_PORTS)
 370                 return -EINVAL;
 371
 372         mac_cfg = 0;
 373         if (NXWR32(adapter,
 374                         NETXEN_NIU_XGE_CONFIG_0 + (0x10000 * port), mac_cfg))
 375                 return -EIO;
 376         return 0;
 377 }
 378
 379 #define NETXEN_UNICAST_ADDR(port, index) \
 380         (NETXEN_UNICAST_ADDR_BASE+(port*32)+(index*8))
 381 #define NETXEN_MCAST_ADDR(port, index) \
 382         (NETXEN_MULTICAST_ADDR_BASE+(port*0x80)+(index*8))
 383 #define MAC_HI(addr) \
 384         ((addr[2] << 16) | (addr[1] << 8) | (addr[0]))
 385 #define MAC_LO(addr) \
 386         ((addr[5] << 16) | (addr[4] << 8) | (addr[3]))
 387
 388 static int netxen_p2_nic_set_promisc(struct netxen_adapter *adapter, u32 mode)
 389 {
 390         u32 mac_cfg;
 391         u32 cnt = 0;
 392         __u32 reg = 0x0200;
 393         u32 port = adapter->physical_port;
 394         u16 board_type = adapter->ahw.board_type;
 395
 396         if (port > NETXEN_NIU_MAX_XG_PORTS)
 397                 return -EINVAL;
 398
 399         mac_cfg = NXRD32(adapter, NETXEN_NIU_XGE_CONFIG_0 + (0x10000 * port));
 400         mac_cfg &= ~0x4;
 401         NXWR32(adapter, NETXEN_NIU_XGE_CONFIG_0 + (0x10000 * port), mac_cfg);
 402
 403         if ((board_type == NETXEN_BRDTYPE_P2_SB31_10G_IMEZ) ||
 404                         (board_type == NETXEN_BRDTYPE_P2_SB31_10G_HMEZ))
 405                 reg = (0x20 << port);
 406
 407         NXWR32(adapter, NETXEN_NIU_FRAME_COUNT_SELECT, reg);
 408
 409         mdelay(10);
 410
 411         while (NXRD32(adapter, NETXEN_NIU_FRAME_COUNT) && ++cnt < 20)
 412                 mdelay(10);
 413
 414         if (cnt < 20) {
 415
 416                 reg = NXRD32(adapter,
 417                         NETXEN_NIU_XGE_CONFIG_1 + (0x10000 * port));
 418
 419                 if (mode == NETXEN_NIU_PROMISC_MODE)
 420                         reg = (reg | 0x2000UL);
 421                 else
 422                         reg = (reg & ~0x2000UL);
 423
 424                 if (mode == NETXEN_NIU_ALLMULTI_MODE)
 425                         reg = (reg | 0x1000UL);
 426                 else
 427                         reg = (reg & ~0x1000UL);
 428
 429                 NXWR32(adapter,
 430                         NETXEN_NIU_XGE_CONFIG_1 + (0x10000 * port), reg);
 431         }
 432
 433         mac_cfg |= 0x4;
 434         NXWR32(adapter, NETXEN_NIU_XGE_CONFIG_0 + (0x10000 * port), mac_cfg);
 435
 436         return 0;
 437 }
 438
 439 static int netxen_p2_nic_set_mac_addr(struct netxen_adapter *adapter, u8 *addr)
 440 {
 441         u32 mac_hi, mac_lo;
 442         u32 reg_hi, reg_lo;
 443
 444         u8 phy = adapter->physical_port;
 445
 446         if (phy >= NETXEN_NIU_MAX_XG_PORTS)
 447                 return -EINVAL;
 448
 449         mac_lo = ((u32)addr[0] << 16) | ((u32)addr[1] << 24);
 450         mac_hi = addr[2] | ((u32)addr[3] << 8) |
 451                 ((u32)addr[4] << 16) | ((u32)addr[5] << 24);
 452
 453         reg_lo = NETXEN_NIU_XGE_STATION_ADDR_0_1 + (0x10000 * phy);
 454         reg_hi = NETXEN_NIU_XGE_STATION_ADDR_0_HI + (0x10000 * phy);
 455
 456         /* write twice to flush */
 457         if (NXWR32(adapter, reg_lo, mac_lo) || NXWR32(adapter, reg_hi, mac_hi))
 458                 return -EIO;
 459         if (NXWR32(adapter, reg_lo, mac_lo) || NXWR32(adapter, reg_hi, mac_hi))
 460                 return -EIO;
 461
 462         return 0;
 463 }
 464
 465 static int
 466 netxen_nic_enable_mcast_filter(struct netxen_adapter *adapter)
 467 {
 468         u32     val = 0;
 469         u16 port = adapter->physical_port;
 470         u8 *addr = adapter->mac_addr;
 471
 472         if (adapter->mc_enabled)
 473                 return 0;
 474
 475         val = NXRD32(adapter, NETXEN_MAC_ADDR_CNTL_REG);
 476         val |= (1UL << (28+port));
 477         NXWR32(adapter, NETXEN_MAC_ADDR_CNTL_REG, val);
 478
 479         /* add broadcast addr to filter */
 480         val = 0xffffff;
 481         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 0), val);
 482         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 0)+4, val);
 483
 484         /* add station addr to filter */
 485         val = MAC_HI(addr);
 486         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 1), val);
 487         val = MAC_LO(addr);
 488         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 1)+4, val);
 489
 490         adapter->mc_enabled = 1;
 491         return 0;
 492 }
 493
 494 static int
 495 netxen_nic_disable_mcast_filter(struct netxen_adapter *adapter)
 496 {
 497         u32     val = 0;
 498         u16 port = adapter->physical_port;
 499         u8 *addr = adapter->mac_addr;
 500
 501         if (!adapter->mc_enabled)
 502                 return 0;
 503
 504         val = NXRD32(adapter, NETXEN_MAC_ADDR_CNTL_REG);
 505         val &= ~(1UL << (28+port));
 506         NXWR32(adapter, NETXEN_MAC_ADDR_CNTL_REG, val);
 507
 508         val = MAC_HI(addr);
 509         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 0), val);
 510         val = MAC_LO(addr);
 511         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 0)+4, val);
 512
 513         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 1), 0);
 514         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 1)+4, 0);
 515
 516         adapter->mc_enabled = 0;
 517         return 0;
 518 }
 519
 520 static int
 521 netxen_nic_set_mcast_addr(struct netxen_adapter *adapter,
 522                 int index, u8 *addr)
 523 {
 524         u32 hi = 0, lo = 0;
 525         u16 port = adapter->physical_port;
 526
 527         lo = MAC_LO(addr);
 528         hi = MAC_HI(addr);
 529
 530         NXWR32(adapter, NETXEN_MCAST_ADDR(port, index), hi);
 531         NXWR32(adapter, NETXEN_MCAST_ADDR(port, index)+4, lo);
 532
 533         return 0;
 534 }
 535
 536 static void netxen_p2_nic_set_multi(struct net_device *netdev)
 537 {
 538         struct netxen_adapter *adapter = netdev_priv(netdev);
 539         struct netdev_hw_addr *ha;
 540         u8 null_addr[6];
 541         int i;
 542
 543         memset(null_addr, 0, 6);
 544
 545         if (netdev->flags & IFF_PROMISC) {
 546
 547                 adapter->set_promisc(adapter,
 548                                 NETXEN_NIU_PROMISC_MODE);
 549
 550                 /* Full promiscuous mode */
 551                 netxen_nic_disable_mcast_filter(adapter);
 552
 553                 return;
 554         }
 555
 556         if (netdev_mc_empty(netdev)) {
 557                 adapter->set_promisc(adapter,
 558                                 NETXEN_NIU_NON_PROMISC_MODE);
 559                 netxen_nic_disable_mcast_filter(adapter);
 560                 return;
 561         }
 562
 563         adapter->set_promisc(adapter, NETXEN_NIU_ALLMULTI_MODE);
 564         if (netdev->flags & IFF_ALLMULTI ||
 565                         netdev_mc_count(netdev) > adapter->max_mc_count) {
 566                 netxen_nic_disable_mcast_filter(adapter);
 567                 return;
 568         }
 569
 570         netxen_nic_enable_mcast_filter(adapter);
 571
 572         i = 0;
 573         netdev_for_each_mc_addr(ha, netdev)
 574                 netxen_nic_set_mcast_addr(adapter, i++, ha->addr);
 575
 576         /* Clear out remaining addresses */
 577         while (i < adapter->max_mc_count)
 578                 netxen_nic_set_mcast_addr(adapter, i++, null_addr);
 579 }
 580
 581 static int
 582 netxen_send_cmd_descs(struct netxen_adapter *adapter,
 583                 struct cmd_desc_type0 *cmd_desc_arr, int nr_desc)
 584 {
 585         u32 i, producer, consumer;
 586         struct netxen_cmd_buffer *pbuf;
 587         struct cmd_desc_type0 *cmd_desc;
 588         struct nx_host_tx_ring *tx_ring;
 589
 590         i = 0;
 591
 592         if (adapter->is_up != NETXEN_ADAPTER_UP_MAGIC)
 593                 return -EIO;
 594
 595         tx_ring = adapter->tx_ring;
 596         __netif_tx_lock_bh(tx_ring->txq);
 597
 598         producer = tx_ring->producer;
 599         consumer = tx_ring->sw_consumer;
 600
 601         if (nr_desc >= netxen_tx_avail(tx_ring)) {
 602                 netif_tx_stop_queue(tx_ring->txq);
 603                 smp_mb();
 604                 if (netxen_tx_avail(tx_ring) > nr_desc) {
 605                         if (netxen_tx_avail(tx_ring) > TX_STOP_THRESH)
 606                                 netif_tx_wake_queue(tx_ring->txq);
 607                 } else {
 608                         __netif_tx_unlock_bh(tx_ring->txq);
 609                         return -EBUSY;
 610                 }
 611         }
 612
 613         do {
 614                 cmd_desc = &cmd_desc_arr[i];
 615
 616                 pbuf = &tx_ring->cmd_buf_arr[producer];
 617                 pbuf->skb = NULL;
 618                 pbuf->frag_count = 0;
 619
 620                 memcpy(&tx_ring->desc_head[producer],
 621                         &cmd_desc_arr[i], sizeof(struct cmd_desc_type0));
 622
 623                 producer = get_next_index(producer, tx_ring->num_desc);
 624                 i++;
 625
 626         } while (i != nr_desc);
 627
 628         tx_ring->producer = producer;
 629
 630         netxen_nic_update_cmd_producer(adapter, tx_ring);
 631
 632         __netif_tx_unlock_bh(tx_ring->txq);
 633
 634         return 0;
 635 }
 636
 637 static int
 638 nx_p3_sre_macaddr_change(struct netxen_adapter *adapter, u8 *addr, unsigned op)
 639 {
 640         nx_nic_req_t req;
 641         nx_mac_req_t *mac_req;
 642         u64 word;
 643
 644         memset(&req, 0, sizeof(nx_nic_req_t));
 645         req.qhdr = cpu_to_le64(NX_NIC_REQUEST << 23);
 646
 647         word = NX_MAC_EVENT | ((u64)adapter->portnum << 16);
 648         req.req_hdr = cpu_to_le64(word);
 649
 650         mac_req = (nx_mac_req_t *)&req.words[0];
 651         mac_req->op = op;
 652         memcpy(mac_req->mac_addr, addr, 6);
 653
 654         return netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 655 }
 656
 657 static int nx_p3_nic_add_mac(struct netxen_adapter *adapter,
 658                 u8 *addr, struct list_head *del_list)
 659 {
 660         struct list_head *head;
 661         nx_mac_list_t *cur;
 662
 663         /* look up if already exists */
 664         list_for_each(head, del_list) {
 665                 cur = list_entry(head, nx_mac_list_t, list);
 666
 667                 if (memcmp(addr, cur->mac_addr, ETH_ALEN) == 0) {
 668                         list_move_tail(head, &adapter->mac_list);
 669                         return 0;
 670                 }
 671         }
 672
 673         cur = kzalloc(sizeof(nx_mac_list_t), GFP_ATOMIC);
 674         if (cur == NULL) {
 675                 printk(KERN_ERR "%s: failed to add mac address filter\n",
 676                                 adapter->netdev->name);
 677                 return -ENOMEM;
 678         }
 679         memcpy(cur->mac_addr, addr, ETH_ALEN);
 680         list_add_tail(&cur->list, &adapter->mac_list);
 681         return nx_p3_sre_macaddr_change(adapter,
 682                                 cur->mac_addr, NETXEN_MAC_ADD);
 683 }
 684
 685 static void netxen_p3_nic_set_multi(struct net_device *netdev)
 686 {
 687         struct netxen_adapter *adapter = netdev_priv(netdev);
 688         struct netdev_hw_addr *ha;
 689         u8 bcast_addr[ETH_ALEN] = { 0xff, 0xff, 0xff, 0xff, 0xff, 0xff };
 690         u32 mode = VPORT_MISS_MODE_DROP;
 691         LIST_HEAD(del_list);
 692         struct list_head *head;
 693         nx_mac_list_t *cur;
 694
 695         if (adapter->is_up != NETXEN_ADAPTER_UP_MAGIC)
 696                 return;
 697
 698         list_splice_tail_init(&adapter->mac_list, &del_list);
 699
 700         nx_p3_nic_add_mac(adapter, adapter->mac_addr, &del_list);
 701         nx_p3_nic_add_mac(adapter, bcast_addr, &del_list);
 702
 703         if (netdev->flags & IFF_PROMISC) {
 704                 mode = VPORT_MISS_MODE_ACCEPT_ALL;
 705                 goto send_fw_cmd;
 706         }
 707
 708         if ((netdev->flags & IFF_ALLMULTI) ||
 709                         (netdev_mc_count(netdev) > adapter->max_mc_count)) {
 710                 mode = VPORT_MISS_MODE_ACCEPT_MULTI;
 711                 goto send_fw_cmd;
 712         }
 713
 714         if (!netdev_mc_empty(netdev)) {
 715                 netdev_for_each_mc_addr(ha, netdev)
 716                         nx_p3_nic_add_mac(adapter, ha->addr, &del_list);
 717         }
 718
 719 send_fw_cmd:
 720         adapter->set_promisc(adapter, mode);
 721         head = &del_list;
 722         while (!list_empty(head)) {
 723                 cur = list_entry(head->next, nx_mac_list_t, list);
 724
 725                 nx_p3_sre_macaddr_change(adapter,
 726                                 cur->mac_addr, NETXEN_MAC_DEL);
 727                 list_del(&cur->list);
 728                 kfree(cur);
 729         }
 730 }
 731
 732 static int netxen_p3_nic_set_promisc(struct netxen_adapter *adapter, u32 mode)
 733 {
 734         nx_nic_req_t req;
 735         u64 word;
 736
 737         memset(&req, 0, sizeof(nx_nic_req_t));
 738
 739         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 740
 741         word = NX_NIC_H2C_OPCODE_PROXY_SET_VPORT_MISS_MODE |
 742                         ((u64)adapter->portnum << 16);
 743         req.req_hdr = cpu_to_le64(word);
 744
 745         req.words[0] = cpu_to_le64(mode);
 746
 747         return netxen_send_cmd_descs(adapter,
 748                                 (struct cmd_desc_type0 *)&req, 1);
 749 }
 750
 751 void netxen_p3_free_mac_list(struct netxen_adapter *adapter)
 752 {
 753         nx_mac_list_t *cur;
 754         struct list_head *head = &adapter->mac_list;
 755
 756         while (!list_empty(head)) {
 757                 cur = list_entry(head->next, nx_mac_list_t, list);
 758                 nx_p3_sre_macaddr_change(adapter,
 759                                 cur->mac_addr, NETXEN_MAC_DEL);
 760                 list_del(&cur->list);
 761                 kfree(cur);
 762         }
 763 }
 764
 765 static int netxen_p3_nic_set_mac_addr(struct netxen_adapter *adapter, u8 *addr)
 766 {
 767         /* assuming caller has already copied new addr to netdev */
 768         netxen_p3_nic_set_multi(adapter->netdev);
 769         return 0;
 770 }
 771
 772 #define NETXEN_CONFIG_INTR_COALESCE     3
 773
 774 /*
 775  * Send the interrupt coalescing parameter set by ethtool to the card.
 776  */
 777 int netxen_config_intr_coalesce(struct netxen_adapter *adapter)
 778 {
 779         nx_nic_req_t req;
 780         u64 word[6];
 781         int rv, i;
 782
 783         memset(&req, 0, sizeof(nx_nic_req_t));
 784         memset(word, 0, sizeof(word));
 785
 786         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 787
 788         word[0] = NETXEN_CONFIG_INTR_COALESCE | ((u64)adapter->portnum << 16);
 789         req.req_hdr = cpu_to_le64(word[0]);
 790
 791         memcpy(&word[0], &adapter->coal, sizeof(adapter->coal));
 792         for (i = 0; i < 6; i++)
 793                 req.words[i] = cpu_to_le64(word[i]);
 794
 795         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 796         if (rv != 0) {
 797                 printk(KERN_ERR "ERROR. Could not send "
 798                         "interrupt coalescing parameters\n");
 799         }
 800
 801         return rv;
 802 }
 803
 804 int netxen_config_hw_lro(struct netxen_adapter *adapter, int enable)
 805 {
 806         nx_nic_req_t req;
 807         u64 word;
 808         int rv = 0;
 809
 810         if ((adapter->flags & NETXEN_NIC_LRO_ENABLED) == enable)
 811                 return 0;
 812
 813         memset(&req, 0, sizeof(nx_nic_req_t));
 814
 815         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 816
 817         word = NX_NIC_H2C_OPCODE_CONFIG_HW_LRO | ((u64)adapter->portnum << 16);
 818         req.req_hdr = cpu_to_le64(word);
 819
 820         req.words[0] = cpu_to_le64(enable);
 821
 822         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 823         if (rv != 0) {
 824                 printk(KERN_ERR "ERROR. Could not send "
 825                         "configure hw lro request\n");
 826         }
 827
 828         adapter->flags ^= NETXEN_NIC_LRO_ENABLED;
 829
 830         return rv;
 831 }
 832
 833 int netxen_config_bridged_mode(struct netxen_adapter *adapter, int enable)
 834 {
 835         nx_nic_req_t req;
 836         u64 word;
 837         int rv = 0;
 838
 839         if (!!(adapter->flags & NETXEN_NIC_BRIDGE_ENABLED) == enable)
 840                 return rv;
 841
 842         memset(&req, 0, sizeof(nx_nic_req_t));
 843
 844         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 845
 846         word = NX_NIC_H2C_OPCODE_CONFIG_BRIDGING |
 847                 ((u64)adapter->portnum << 16);
 848         req.req_hdr = cpu_to_le64(word);
 849
 850         req.words[0] = cpu_to_le64(enable);
 851
 852         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 853         if (rv != 0) {
 854                 printk(KERN_ERR "ERROR. Could not send "
 855                                 "configure bridge mode request\n");
 856         }
 857
 858         adapter->flags ^= NETXEN_NIC_BRIDGE_ENABLED;
 859
 860         return rv;
 861 }
 862
 863
 864 #define RSS_HASHTYPE_IP_TCP     0x3
 865
 866 int netxen_config_rss(struct netxen_adapter *adapter, int enable)
 867 {
 868         nx_nic_req_t req;
 869         u64 word;
 870         int i, rv;
 871
 872         u64 key[] = { 0xbeac01fa6a42b73bULL, 0x8030f20c77cb2da3ULL,
 873                         0xae7b30b4d0ca2bcbULL, 0x43a38fb04167253dULL,
 874                         0x255b0ec26d5a56daULL };
 875
 876
 877         memset(&req, 0, sizeof(nx_nic_req_t));
 878         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 879
 880         word = NX_NIC_H2C_OPCODE_CONFIG_RSS | ((u64)adapter->portnum << 16);
 881         req.req_hdr = cpu_to_le64(word);
 882
 883         /*
 884          * RSS request:
 885          * bits 3-0: hash_method
 886          *      5-4: hash_type_ipv4
 887          *      7-6: hash_type_ipv6
 888          *        8: enable
 889          *        9: use indirection table
 890          *    47-10: reserved
 891          *    63-48: indirection table mask
 892          */
 893         word =  ((u64)(RSS_HASHTYPE_IP_TCP & 0x3) << 4) |
 894                 ((u64)(RSS_HASHTYPE_IP_TCP & 0x3) << 6) |
 895                 ((u64)(enable & 0x1) << 8) |
 896                 ((0x7ULL) << 48);
 897         req.words[0] = cpu_to_le64(word);
 898         for (i = 0; i < 5; i++)
 899                 req.words[i+1] = cpu_to_le64(key[i]);
 900
 901
 902         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 903         if (rv != 0) {
 904                 printk(KERN_ERR "%s: could not configure RSS\n",
 905                                 adapter->netdev->name);
 906         }
 907
 908         return rv;
 909 }
 910
 911 int netxen_config_ipaddr(struct netxen_adapter *adapter, u32 ip, int cmd)
 912 {
 913         nx_nic_req_t req;
 914         u64 word;
 915         int rv;
 916
 917         memset(&req, 0, sizeof(nx_nic_req_t));
 918         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 919
 920         word = NX_NIC_H2C_OPCODE_CONFIG_IPADDR | ((u64)adapter->portnum << 16);
 921         req.req_hdr = cpu_to_le64(word);
 922
 923         req.words[0] = cpu_to_le64(cmd);
 924         req.words[1] = cpu_to_le64(ip);
 925
 926         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 927         if (rv != 0) {
 928                 printk(KERN_ERR "%s: could not notify %s IP 0x%x reuqest\n",
 929                                 adapter->netdev->name,
 930                                 (cmd == NX_IP_UP) ? "Add" : "Remove", ip);
 931         }
 932         return rv;
 933 }
 934
 935 int netxen_linkevent_request(struct netxen_adapter *adapter, int enable)
 936 {
 937         nx_nic_req_t req;
 938         u64 word;
 939         int rv;
 940
 941         memset(&req, 0, sizeof(nx_nic_req_t));
 942         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 943
 944         word = NX_NIC_H2C_OPCODE_GET_LINKEVENT | ((u64)adapter->portnum << 16);
 945         req.req_hdr = cpu_to_le64(word);
 946         req.words[0] = cpu_to_le64(enable | (enable << 8));
 947
 948         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 949         if (rv != 0) {
 950                 printk(KERN_ERR "%s: could not configure link notification\n",
 951                                 adapter->netdev->name);
 952         }
 953
 954         return rv;
 955 }
 956
 957 int netxen_send_lro_cleanup(struct netxen_adapter *adapter)
 958 {
 959         nx_nic_req_t req;
 960         u64 word;
 961         int rv;
 962
 963         memset(&req, 0, sizeof(nx_nic_req_t));
 964         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 965
 966         word = NX_NIC_H2C_OPCODE_LRO_REQUEST |
 967                 ((u64)adapter->portnum << 16) |
 968                 ((u64)NX_NIC_LRO_REQUEST_CLEANUP << 56) ;
 969
 970         req.req_hdr = cpu_to_le64(word);
 971
 972         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 973         if (rv != 0) {
 974                 printk(KERN_ERR "%s: could not cleanup lro flows\n",
 975                                 adapter->netdev->name);
 976         }
 977         return rv;
 978 }
 979
 980 /*
 981  * netxen_nic_change_mtu - Change the Maximum Transfer Unit
 982  * @returns 0 on success, negative on failure
 983  */
 984
 985 #define MTU_FUDGE_FACTOR        100
 986
 987 int netxen_nic_change_mtu(struct net_device *netdev, int mtu)
 988 {
 989         struct netxen_adapter *adapter = netdev_priv(netdev);
 990         int max_mtu;
 991         int rc = 0;
 992
 993         if (NX_IS_REVISION_P3(adapter->ahw.revision_id))
 994                 max_mtu = P3_MAX_MTU;
 995         else
 996                 max_mtu = P2_MAX_MTU;
 997
 998         if (mtu > max_mtu) {
 999                 printk(KERN_ERR "%s: mtu > %d bytes unsupported\n",
1000                                 netdev->name, max_mtu);
1001                 return -EINVAL;
1002         }
1003
1004         if (adapter->set_mtu)
1005                 rc = adapter->set_mtu(adapter, mtu);
1006
1007         if (!rc)
1008                 netdev->mtu = mtu;
1009
1010         return rc;
1011 }
1012
1013 static int netxen_get_flash_block(struct netxen_adapter *adapter, int base,
1014                                   int size, __le32 * buf)
1015 {
1016         int i, v, addr;
1017         __le32 *ptr32;
1018
1019         addr = base;
1020         ptr32 = buf;
1021         for (i = 0; i < size / sizeof(u32); i++) {
1022                 if (netxen_rom_fast_read(adapter, addr, &v) == -1)
1023                         return -1;
1024                 *ptr32 = cpu_to_le32(v);
1025                 ptr32++;
1026                 addr += sizeof(u32);
1027         }
1028         if ((char *)buf + size > (char *)ptr32) {
1029                 __le32 local;
1030                 if (netxen_rom_fast_read(adapter, addr, &v) == -1)
1031                         return -1;
1032                 local = cpu_to_le32(v);
1033                 memcpy(ptr32, &local, (char *)buf + size - (char *)ptr32);
1034         }
1035
1036         return 0;
1037 }
1038
1039 int netxen_get_flash_mac_addr(struct netxen_adapter *adapter, u64 *mac)
1040 {
1041         __le32 *pmac = (__le32 *) mac;
1042         u32 offset;
1043
1044         offset = NX_FW_MAC_ADDR_OFFSET + (adapter->portnum * sizeof(u64));
1045
1046         if (netxen_get_flash_block(adapter, offset, sizeof(u64), pmac) == -1)
1047                 return -1;
1048
1049         if (*mac == cpu_to_le64(~0ULL)) {
1050
1051                 offset = NX_OLD_MAC_ADDR_OFFSET +
1052                         (adapter->portnum * sizeof(u64));
1053
1054                 if (netxen_get_flash_block(adapter,
1055                                         offset, sizeof(u64), pmac) == -1)
1056                         return -1;
1057
1058                 if (*mac == cpu_to_le64(~0ULL))
1059                         return -1;
1060         }
1061         return 0;
1062 }
1063
1064 int netxen_p3_get_mac_addr(struct netxen_adapter *adapter, u64 *mac)
1065 {
1066         uint32_t crbaddr, mac_hi, mac_lo;
1067         int pci_func = adapter->ahw.pci_func;
1068
1069         crbaddr = CRB_MAC_BLOCK_START +
1070                 (4 * ((pci_func/2) * 3)) + (4 * (pci_func & 1));
1071
1072         mac_lo = NXRD32(adapter, crbaddr);
1073         mac_hi = NXRD32(adapter, crbaddr+4);
1074
1075         if (pci_func & 1)
1076                 *mac = le64_to_cpu((mac_lo >> 16) | ((u64)mac_hi << 16));
1077         else
1078                 *mac = le64_to_cpu((u64)mac_lo | ((u64)mac_hi << 32));
1079
1080         return 0;
1081 }
1082
1083 /*
1084  * Changes the CRB window to the specified window.
1085  */
1086 static void
1087 netxen_nic_pci_set_crbwindow_128M(struct netxen_adapter *adapter,
1088                 u32 window)
1089 {
1090         void __iomem *offset;
1091         int count = 10;
1092         u8 func = adapter->ahw.pci_func;
1093
1094         if (adapter->ahw.crb_win == window)
1095                 return;
1096
1097         offset = PCI_OFFSET_SECOND_RANGE(adapter,
1098                         NETXEN_PCIX_PH_REG(PCIE_CRB_WINDOW_REG(func)));
1099
1100         writel(window, offset);
1101         do {
1102                 if (window == readl(offset))
1103                         break;
1104
1105                 if (printk_ratelimit())
1106                         dev_warn(&adapter->pdev->dev,
1107                                         "failed to set CRB window to %d\n",
1108                                         (window == NETXEN_WINDOW_ONE));
1109                 udelay(1);
1110
1111         } while (--count > 0);
1112
1113         if (count > 0)
1114                 adapter->ahw.crb_win = window;
1115 }
1116
1117 /*
1118  * Returns < 0 if off is not valid,
1119  *       1 if window access is needed. 'off' is set to offset from
1120  *         CRB space in 128M pci map
1121  *       0 if no window access is needed. 'off' is set to 2M addr
1122  * In: 'off' is offset from base in 128M pci map
1123  */
1124 static int
1125 netxen_nic_pci_get_crb_addr_2M(struct netxen_adapter *adapter,
1126                 ulong off, void __iomem **addr)
1127 {
1128         crb_128M_2M_sub_block_map_t *m;
1129
1130
1131         if ((off >= NETXEN_CRB_MAX) || (off < NETXEN_PCI_CRBSPACE))
1132                 return -EINVAL;
1133
1134         off -= NETXEN_PCI_CRBSPACE;
1135
1136         /*
1137          * Try direct map
1138          */
1139         m = &crb_128M_2M_map[CRB_BLK(off)].sub_block[CRB_SUBBLK(off)];
1140
1141         if (m->valid && (m->start_128M <= off) && (m->end_128M > off)) {
1142                 *addr = adapter->ahw.pci_base0 + m->start_2M +
1143                         (off - m->start_128M);
1144                 return 0;
1145         }
1146
1147         /*
1148          * Not in direct map, use crb window
1149          */
1150         *addr = adapter->ahw.pci_base0 + CRB_INDIRECT_2M +
1151                 (off & MASK(16));
1152         return 1;
1153 }
1154
1155 /*
1156  * In: 'off' is offset from CRB space in 128M pci map
1157  * Out: 'off' is 2M pci map addr
1158  * side effect: lock crb window
1159  */
1160 static void
1161 netxen_nic_pci_set_crbwindow_2M(struct netxen_adapter *adapter, ulong off)
1162 {
1163         u32 window;
1164         void __iomem *addr = adapter->ahw.pci_base0 + CRB_WINDOW_2M;
1165
1166         off -= NETXEN_PCI_CRBSPACE;
1167
1168         window = CRB_HI(off);
1169
1170         writel(window, addr);
1171         if (readl(addr) != window) {
1172                 if (printk_ratelimit())
1173                         dev_warn(&adapter->pdev->dev,
1174                                 "failed to set CRB window to %d off 0x%lx\n",
1175                                 window, off);
1176         }
1177 }
1178
1179 static void __iomem *
1180 netxen_nic_map_indirect_address_128M(struct netxen_adapter *adapter,
1181                 ulong win_off, void __iomem **mem_ptr)
1182 {
1183         ulong off = win_off;
1184         void __iomem *addr;
1185         resource_size_t mem_base;
1186
1187         if (ADDR_IN_WINDOW1(win_off))
1188                 off = NETXEN_CRB_NORMAL(win_off);
1189
1190         addr = pci_base_offset(adapter, off);
1191         if (addr)
1192                 return addr;
1193
1194         if (adapter->ahw.pci_len0 == 0)
1195                 off -= NETXEN_PCI_CRBSPACE;
1196
1197         mem_base = pci_resource_start(adapter->pdev, 0);
1198         *mem_ptr = ioremap(mem_base + (off & PAGE_MASK), PAGE_SIZE);
1199         if (*mem_ptr)
1200                 addr = *mem_ptr + (off & (PAGE_SIZE - 1));
1201
1202         return addr;
1203 }
1204
1205 static int
1206 netxen_nic_hw_write_wx_128M(struct netxen_adapter *adapter, ulong off, u32 data)
1207 {
1208         unsigned long flags;
1209         void __iomem *addr, *mem_ptr = NULL;
1210
1211         addr = netxen_nic_map_indirect_address_128M(adapter, off, &mem_ptr);
1212         if (!addr)
1213                 return -EIO;
1214
1215         if (ADDR_IN_WINDOW1(off)) { /* Window 1 */
1216                 netxen_nic_io_write_128M(adapter, addr, data);
1217         } else {        /* Window 0 */
1218                 write_lock_irqsave(&adapter->ahw.crb_lock, flags);
1219                 netxen_nic_pci_set_crbwindow_128M(adapter, 0);
1220                 writel(data, addr);
1221                 netxen_nic_pci_set_crbwindow_128M(adapter,
1222                                 NETXEN_WINDOW_ONE);
1223                 write_unlock_irqrestore(&adapter->ahw.crb_lock, flags);
1224         }
1225
1226         if (mem_ptr)
1227                 iounmap(mem_ptr);
1228
1229         return 0;
1230 }
1231
1232 static u32
1233 netxen_nic_hw_read_wx_128M(struct netxen_adapter *adapter, ulong off)
1234 {
1235         unsigned long flags;
1236         void __iomem *addr, *mem_ptr = NULL;
1237         u32 data;
1238
1239         addr = netxen_nic_map_indirect_address_128M(adapter, off, &mem_ptr);
1240         if (!addr)
1241                 return -EIO;
1242
1243         if (ADDR_IN_WINDOW1(off)) { /* Window 1 */
1244                 data = netxen_nic_io_read_128M(adapter, addr);
1245         } else {        /* Window 0 */
1246                 write_lock_irqsave(&adapter->ahw.crb_lock, flags);
1247                 netxen_nic_pci_set_crbwindow_128M(adapter, 0);
1248                 data = readl(addr);
1249                 netxen_nic_pci_set_crbwindow_128M(adapter,
1250                                 NETXEN_WINDOW_ONE);
1251                 write_unlock_irqrestore(&adapter->ahw.crb_lock, flags);
1252         }
1253
1254         if (mem_ptr)
1255                 iounmap(mem_ptr);
1256
1257         return data;
1258 }
1259
1260 static int
1261 netxen_nic_hw_write_wx_2M(struct netxen_adapter *adapter, ulong off, u32 data)
1262 {
1263         unsigned long flags;
1264         int rv;
1265         void __iomem *addr = NULL;
1266
1267         rv = netxen_nic_pci_get_crb_addr_2M(adapter, off, &addr);
1268
1269         if (rv == 0) {
1270                 writel(data, addr);
1271                 return 0;
1272         }
1273
1274         if (rv > 0) {
1275                 /* indirect access */
1276                 write_lock_irqsave(&adapter->ahw.crb_lock, flags);
1277                 crb_win_lock(adapter);
1278                 netxen_nic_pci_set_crbwindow_2M(adapter, off);
1279                 writel(data, addr);
1280                 crb_win_unlock(adapter);
1281                 write_unlock_irqrestore(&adapter->ahw.crb_lock, flags);
1282                 return 0;
1283         }
1284
1285         dev_err(&adapter->pdev->dev,
1286                         "%s: invalid offset: 0x%016lx\n", __func__, off);
1287         dump_stack();
1288         return -EIO;
1289 }
1290
1291 static u32
1292 netxen_nic_hw_read_wx_2M(struct netxen_adapter *adapter, ulong off)
1293 {
1294         unsigned long flags;
1295         int rv;
1296         u32 data;
1297         void __iomem *addr = NULL;
1298
1299         rv = netxen_nic_pci_get_crb_addr_2M(adapter, off, &addr);
1300
1301         if (rv == 0)
1302                 return readl(addr);
1303
1304         if (rv > 0) {
1305                 /* indirect access */
1306                 write_lock_irqsave(&adapter->ahw.crb_lock, flags);
1307                 crb_win_lock(adapter);
1308                 netxen_nic_pci_set_crbwindow_2M(adapter, off);
1309                 data = readl(addr);
1310                 crb_win_unlock(adapter);
1311                 write_unlock_irqrestore(&adapter->ahw.crb_lock, flags);
1312                 return data;
1313         }
1314
1315         dev_err(&adapter->pdev->dev,
1316                         "%s: invalid offset: 0x%016lx\n", __func__, off);
1317         dump_stack();
1318         return -1;
1319 }
1320
1321 /* window 1 registers only */
1322 static void netxen_nic_io_write_128M(struct netxen_adapter *adapter,
1323                 void __iomem *addr, u32 data)
1324 {
1325         read_lock(&adapter->ahw.crb_lock);
1326         writel(data, addr);
1327         read_unlock(&adapter->ahw.crb_lock);
1328 }
1329
1330 static u32 netxen_nic_io_read_128M(struct netxen_adapter *adapter,
1331                 void __iomem *addr)
1332 {
1333         u32 val;
1334
1335         read_lock(&adapter->ahw.crb_lock);
1336         val = readl(addr);
1337         read_unlock(&adapter->ahw.crb_lock);
1338
1339         return val;
1340 }
1341
1342 static void netxen_nic_io_write_2M(struct netxen_adapter *adapter,
1343                 void __iomem *addr, u32 data)
1344 {
1345         writel(data, addr);
1346 }
1347
1348 static u32 netxen_nic_io_read_2M(struct netxen_adapter *adapter,
1349                 void __iomem *addr)
1350 {
1351         return readl(addr);
1352 }
1353
1354 void __iomem *
1355 netxen_get_ioaddr(struct netxen_adapter *adapter, u32 offset)
1356 {
1357         void __iomem *addr = NULL;
1358
1359         if (NX_IS_REVISION_P2(adapter->ahw.revision_id)) {
1360                 if ((offset < NETXEN_CRB_PCIX_HOST2) &&
1361                                 (offset > NETXEN_CRB_PCIX_HOST))
1362                         addr = PCI_OFFSET_SECOND_RANGE(adapter, offset);
1363                 else
1364                         addr = NETXEN_CRB_NORMALIZE(adapter, offset);
1365         } else {
1366                 WARN_ON(netxen_nic_pci_get_crb_addr_2M(adapter,
1367                                         offset, &addr));
1368         }
1369
1370         return addr;
1371 }
1372
1373 static int
1374 netxen_nic_pci_set_window_128M(struct netxen_adapter *adapter,
1375                 u64 addr, u32 *start)
1376 {
1377         if (ADDR_IN_RANGE(addr, NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX)) {
1378                 *start = (addr - NETXEN_ADDR_OCM0  + NETXEN_PCI_OCM0);
1379                 return 0;
1380         } else if (ADDR_IN_RANGE(addr,
1381                                 NETXEN_ADDR_OCM1, NETXEN_ADDR_OCM1_MAX)) {
1382                 *start = (addr - NETXEN_ADDR_OCM1 + NETXEN_PCI_OCM1);
1383                 return 0;
1384         }
1385
1386         return -EIO;
1387 }
1388
1389 static int
1390 netxen_nic_pci_set_window_2M(struct netxen_adapter *adapter,
1391                 u64 addr, u32 *start)
1392 {
1393         u32 window;
1394
1395         window = OCM_WIN(addr);
1396
1397         writel(window, adapter->ahw.ocm_win_crb);
1398         /* read back to flush */
1399         readl(adapter->ahw.ocm_win_crb);
1400
1401         adapter->ahw.ocm_win = window;
1402         *start = NETXEN_PCI_OCM0_2M + GET_MEM_OFFS_2M(addr);
1403         return 0;
1404 }
1405
1406 static int
1407 netxen_nic_pci_mem_access_direct(struct netxen_adapter *adapter, u64 off,
1408                 u64 *data, int op)
1409 {
1410         void __iomem *addr, *mem_ptr = NULL;
1411         resource_size_t mem_base;
1412         int ret;
1413         u32 start;
1414
1415         spin_lock(&adapter->ahw.mem_lock);
1416
1417         ret = adapter->pci_set_window(adapter, off, &start);
1418         if (ret != 0)
1419                 goto unlock;
1420
1421         if (NX_IS_REVISION_P3(adapter->ahw.revision_id)) {
1422                 addr = adapter->ahw.pci_base0 + start;
1423         } else {
1424                 addr = pci_base_offset(adapter, start);
1425                 if (addr)
1426                         goto noremap;
1427
1428                 mem_base = pci_resource_start(adapter->pdev, 0) +
1429                                         (start & PAGE_MASK);
1430                 mem_ptr = ioremap(mem_base, PAGE_SIZE);
1431                 if (mem_ptr == NULL) {
1432                         ret = -EIO;
1433                         goto unlock;
1434                 }
1435
1436                 addr = mem_ptr + (start & (PAGE_SIZE-1));
1437         }
1438 noremap:
1439         if (op == 0)    /* read */
1440                 *data = readq(addr);
1441         else            /* write */
1442                 writeq(*data, addr);
1443
1444 unlock:
1445         spin_unlock(&adapter->ahw.mem_lock);
1446
1447         if (mem_ptr)
1448                 iounmap(mem_ptr);
1449         return ret;
1450 }
1451
1452 void
1453 netxen_pci_camqm_read_2M(struct netxen_adapter *adapter, u64 off, u64 *data)
1454 {
1455         void __iomem *addr = adapter->ahw.pci_base0 +
1456                 NETXEN_PCI_CAMQM_2M_BASE + (off - NETXEN_PCI_CAMQM);
1457
1458         spin_lock(&adapter->ahw.mem_lock);
1459         *data = readq(addr);
1460         spin_unlock(&adapter->ahw.mem_lock);
1461 }
1462
1463 void
1464 netxen_pci_camqm_write_2M(struct netxen_adapter *adapter, u64 off, u64 data)
1465 {
1466         void __iomem *addr = adapter->ahw.pci_base0 +
1467                 NETXEN_PCI_CAMQM_2M_BASE + (off - NETXEN_PCI_CAMQM);
1468
1469         spin_lock(&adapter->ahw.mem_lock);
1470         writeq(data, addr);
1471         spin_unlock(&adapter->ahw.mem_lock);
1472 }
1473
1474 #define MAX_CTL_CHECK   1000
1475
1476 static int
1477 netxen_nic_pci_mem_write_128M(struct netxen_adapter *adapter,
1478                 u64 off, u64 data)
1479 {
1480         int j, ret;
1481         u32 temp, off_lo, off_hi, addr_hi, data_hi, data_lo;
1482         void __iomem *mem_crb;
1483
1484         /* Only 64-bit aligned access */
1485         if (off & 7)
1486                 return -EIO;
1487
1488         /* P2 has different SIU and MIU test agent base addr */
1489         if (ADDR_IN_RANGE(off, NETXEN_ADDR_QDR_NET,
1490                                 NETXEN_ADDR_QDR_NET_MAX_P2)) {
1491                 mem_crb = pci_base_offset(adapter,
1492                                 NETXEN_CRB_QDR_NET+SIU_TEST_AGT_BASE);
1493                 addr_hi = SIU_TEST_AGT_ADDR_HI;
1494                 data_lo = SIU_TEST_AGT_WRDATA_LO;
1495                 data_hi = SIU_TEST_AGT_WRDATA_HI;
1496                 off_lo = off & SIU_TEST_AGT_ADDR_MASK;
1497                 off_hi = SIU_TEST_AGT_UPPER_ADDR(off);
1498                 goto correct;
1499         }
1500
1501         if (ADDR_IN_RANGE(off, NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX)) {
1502                 mem_crb = pci_base_offset(adapter,
1503                                 NETXEN_CRB_DDR_NET+MIU_TEST_AGT_BASE);
1504                 addr_hi = MIU_TEST_AGT_ADDR_HI;
1505                 data_lo = MIU_TEST_AGT_WRDATA_LO;
1506                 data_hi = MIU_TEST_AGT_WRDATA_HI;
1507                 off_lo = off & MIU_TEST_AGT_ADDR_MASK;
1508                 off_hi = 0;
1509                 goto correct;
1510         }
1511
1512         if (ADDR_IN_RANGE(off, NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX) ||
1513                 ADDR_IN_RANGE(off, NETXEN_ADDR_OCM1, NETXEN_ADDR_OCM1_MAX)) {
1514                 if (adapter->ahw.pci_len0 != 0) {
1515                         return netxen_nic_pci_mem_access_direct(adapter,
1516                                         off, &data, 1);
1517                 }
1518         }
1519
1520         return -EIO;
1521
1522 correct:
1523         spin_lock(&adapter->ahw.mem_lock);
1524         netxen_nic_pci_set_crbwindow_128M(adapter, 0);
1525
1526         writel(off_lo, (mem_crb + MIU_TEST_AGT_ADDR_LO));
1527         writel(off_hi, (mem_crb + addr_hi));
1528         writel(data & 0xffffffff, (mem_crb + data_lo));
1529         writel((data >> 32) & 0xffffffff, (mem_crb + data_hi));
1530         writel((TA_CTL_ENABLE | TA_CTL_WRITE), (mem_crb + TEST_AGT_CTRL));
1531         writel((TA_CTL_START | TA_CTL_ENABLE | TA_CTL_WRITE),
1532                         (mem_crb + TEST_AGT_CTRL));
1533
1534         for (j = 0; j < MAX_CTL_CHECK; j++) {
1535                 temp = readl((mem_crb + TEST_AGT_CTRL));
1536                 if ((temp & TA_CTL_BUSY) == 0)
1537                         break;
1538         }
1539
1540         if (j >= MAX_CTL_CHECK) {
1541                 if (printk_ratelimit())
1542                         dev_err(&adapter->pdev->dev,
1543                                         "failed to write through agent\n");
1544                 ret = -EIO;
1545         } else
1546                 ret = 0;
1547
1548         netxen_nic_pci_set_crbwindow_128M(adapter, NETXEN_WINDOW_ONE);
1549         spin_unlock(&adapter->ahw.mem_lock);
1550         return ret;
1551 }
1552
1553 static int
1554 netxen_nic_pci_mem_read_128M(struct netxen_adapter *adapter,
1555                 u64 off, u64 *data)
1556 {
1557         int j, ret;
1558         u32 temp, off_lo, off_hi, addr_hi, data_hi, data_lo;
1559         u64 val;
1560         void __iomem *mem_crb;
1561
1562         /* Only 64-bit aligned access */
1563         if (off & 7)
1564                 return -EIO;
1565
1566         /* P2 has different SIU and MIU test agent base addr */
1567         if (ADDR_IN_RANGE(off, NETXEN_ADDR_QDR_NET,
1568                                 NETXEN_ADDR_QDR_NET_MAX_P2)) {
1569                 mem_crb = pci_base_offset(adapter,
1570                                 NETXEN_CRB_QDR_NET+SIU_TEST_AGT_BASE);
1571                 addr_hi = SIU_TEST_AGT_ADDR_HI;
1572                 data_lo = SIU_TEST_AGT_RDDATA_LO;
1573                 data_hi = SIU_TEST_AGT_RDDATA_HI;
1574                 off_lo = off & SIU_TEST_AGT_ADDR_MASK;
1575                 off_hi = SIU_TEST_AGT_UPPER_ADDR(off);
1576                 goto correct;
1577         }
1578
1579         if (ADDR_IN_RANGE(off, NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX)) {
1580                 mem_crb = pci_base_offset(adapter,
1581                                 NETXEN_CRB_DDR_NET+MIU_TEST_AGT_BASE);
1582                 addr_hi = MIU_TEST_AGT_ADDR_HI;
1583                 data_lo = MIU_TEST_AGT_RDDATA_LO;
1584                 data_hi = MIU_TEST_AGT_RDDATA_HI;
1585                 off_lo = off & MIU_TEST_AGT_ADDR_MASK;
1586                 off_hi = 0;
1587                 goto correct;
1588         }
1589
1590         if (ADDR_IN_RANGE(off, NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX) ||
1591                 ADDR_IN_RANGE(off, NETXEN_ADDR_OCM1, NETXEN_ADDR_OCM1_MAX)) {
1592                 if (adapter->ahw.pci_len0 != 0) {
1593                         return netxen_nic_pci_mem_access_direct(adapter,
1594                                         off, data, 0);
1595                 }
1596         }
1597
1598         return -EIO;
1599
1600 correct:
1601         spin_lock(&adapter->ahw.mem_lock);
1602         netxen_nic_pci_set_crbwindow_128M(adapter, 0);
1603
1604         writel(off_lo, (mem_crb + MIU_TEST_AGT_ADDR_LO));
1605         writel(off_hi, (mem_crb + addr_hi));
1606         writel(TA_CTL_ENABLE, (mem_crb + TEST_AGT_CTRL));
1607         writel((TA_CTL_START|TA_CTL_ENABLE), (mem_crb + TEST_AGT_CTRL));
1608
1609         for (j = 0; j < MAX_CTL_CHECK; j++) {
1610                 temp = readl(mem_crb + TEST_AGT_CTRL);
1611                 if ((temp & TA_CTL_BUSY) == 0)
1612                         break;
1613         }
1614
1615         if (j >= MAX_CTL_CHECK) {
1616                 if (printk_ratelimit())
1617                         dev_err(&adapter->pdev->dev,
1618                                         "failed to read through agent\n");
1619                 ret = -EIO;
1620         } else {
1621
1622                 temp = readl(mem_crb + data_hi);
1623                 val = ((u64)temp << 32);
1624                 val |= readl(mem_crb + data_lo);
1625                 *data = val;
1626                 ret = 0;
1627         }
1628
1629         netxen_nic_pci_set_crbwindow_128M(adapter, NETXEN_WINDOW_ONE);
1630         spin_unlock(&adapter->ahw.mem_lock);
1631
1632         return ret;
1633 }
1634
1635 static int
1636 netxen_nic_pci_mem_write_2M(struct netxen_adapter *adapter,
1637                 u64 off, u64 data)
1638 {
1639         int j, ret;
1640         u32 temp, off8;
1641         void __iomem *mem_crb;
1642
1643         /* Only 64-bit aligned access */
1644         if (off & 7)
1645                 return -EIO;
1646
1647         /* P3 onward, test agent base for MIU and SIU is same */
1648         if (ADDR_IN_RANGE(off, NETXEN_ADDR_QDR_NET,
1649                                 NETXEN_ADDR_QDR_NET_MAX_P3)) {
1650                 mem_crb = netxen_get_ioaddr(adapter,
1651                                 NETXEN_CRB_QDR_NET+MIU_TEST_AGT_BASE);
1652                 goto correct;
1653         }
1654
1655         if (ADDR_IN_RANGE(off, NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX)) {
1656                 mem_crb = netxen_get_ioaddr(adapter,
1657                                 NETXEN_CRB_DDR_NET+MIU_TEST_AGT_BASE);
1658                 goto correct;
1659         }
1660
1661         if (ADDR_IN_RANGE(off, NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX))
1662                 return netxen_nic_pci_mem_access_direct(adapter, off, &data, 1);
1663
1664         return -EIO;
1665
1666 correct:
1667         off8 = off & 0xfffffff8;
1668
1669         spin_lock(&adapter->ahw.mem_lock);
1670
1671         writel(off8, (mem_crb + MIU_TEST_AGT_ADDR_LO));
1672         writel(0, (mem_crb + MIU_TEST_AGT_ADDR_HI));
1673
1674         writel(data & 0xffffffff,
1675                         mem_crb + MIU_TEST_AGT_WRDATA_LO);
1676         writel((data >> 32) & 0xffffffff,
1677                         mem_crb + MIU_TEST_AGT_WRDATA_HI);
1678
1679         writel((TA_CTL_ENABLE | TA_CTL_WRITE), (mem_crb + TEST_AGT_CTRL));
1680         writel((TA_CTL_START | TA_CTL_ENABLE | TA_CTL_WRITE),
1681                         (mem_crb + TEST_AGT_CTRL));
1682
1683         for (j = 0; j < MAX_CTL_CHECK; j++) {
1684                 temp = readl(mem_crb + TEST_AGT_CTRL);
1685                 if ((temp & TA_CTL_BUSY) == 0)
1686                         break;
1687         }
1688
1689         if (j >= MAX_CTL_CHECK) {
1690                 if (printk_ratelimit())
1691                         dev_err(&adapter->pdev->dev,
1692                                         "failed to write through agent\n");
1693                 ret = -EIO;
1694         } else
1695                 ret = 0;
1696
1697         spin_unlock(&adapter->ahw.mem_lock);
1698
1699         return ret;
1700 }
1701
1702 static int
1703 netxen_nic_pci_mem_read_2M(struct netxen_adapter *adapter,
1704                 u64 off, u64 *data)
1705 {
1706         int j, ret;
1707         u32 temp, off8;
1708         u64 val;
1709         void __iomem *mem_crb;
1710
1711         /* Only 64-bit aligned access */
1712         if (off & 7)
1713                 return -EIO;
1714
1715         /* P3 onward, test agent base for MIU and SIU is same */
1716         if (ADDR_IN_RANGE(off, NETXEN_ADDR_QDR_NET,
1717                                 NETXEN_ADDR_QDR_NET_MAX_P3)) {
1718                 mem_crb = netxen_get_ioaddr(adapter,
1719                                 NETXEN_CRB_QDR_NET+MIU_TEST_AGT_BASE);
1720                 goto correct;
1721         }
1722
1723         if (ADDR_IN_RANGE(off, NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX)) {
1724                 mem_crb = netxen_get_ioaddr(adapter,
1725                                 NETXEN_CRB_DDR_NET+MIU_TEST_AGT_BASE);
1726                 goto correct;
1727         }
1728
1729         if (ADDR_IN_RANGE(off, NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX)) {
1730                 return netxen_nic_pci_mem_access_direct(adapter,
1731                                 off, data, 0);
1732         }
1733
1734         return -EIO;
1735
1736 correct:
1737         off8 = off & 0xfffffff8;
1738
1739         spin_lock(&adapter->ahw.mem_lock);
1740
1741         writel(off8, (mem_crb + MIU_TEST_AGT_ADDR_LO));
1742         writel(0, (mem_crb + MIU_TEST_AGT_ADDR_HI));
1743         writel(TA_CTL_ENABLE, (mem_crb + TEST_AGT_CTRL));
1744         writel((TA_CTL_START | TA_CTL_ENABLE), (mem_crb + TEST_AGT_CTRL));
1745
1746         for (j = 0; j < MAX_CTL_CHECK; j++) {
1747                 temp = readl(mem_crb + TEST_AGT_CTRL);
1748                 if ((temp & TA_CTL_BUSY) == 0)
1749                         break;
1750         }
1751
1752         if (j >= MAX_CTL_CHECK) {
1753                 if (printk_ratelimit())
1754                         dev_err(&adapter->pdev->dev,
1755                                         "failed to read through agent\n");
1756                 ret = -EIO;
1757         } else {
1758                 val = (u64)(readl(mem_crb + MIU_TEST_AGT_RDDATA_HI)) << 32;
1759                 val |= readl(mem_crb + MIU_TEST_AGT_RDDATA_LO);
1760                 *data = val;
1761                 ret = 0;
1762         }
1763
1764         spin_unlock(&adapter->ahw.mem_lock);
1765
1766         return ret;
1767 }
1768
1769 void
1770 netxen_setup_hwops(struct netxen_adapter *adapter)
1771 {
1772         adapter->init_port = netxen_niu_xg_init_port;
1773         adapter->stop_port = netxen_niu_disable_xg_port;
1774
1775         if (NX_IS_REVISION_P2(adapter->ahw.revision_id)) {
1776                 adapter->crb_read = netxen_nic_hw_read_wx_128M,
1777                 adapter->crb_write = netxen_nic_hw_write_wx_128M,
1778                 adapter->pci_set_window = netxen_nic_pci_set_window_128M,
1779                 adapter->pci_mem_read = netxen_nic_pci_mem_read_128M,
1780                 adapter->pci_mem_write = netxen_nic_pci_mem_write_128M,
1781                 adapter->io_read = netxen_nic_io_read_128M,
1782                 adapter->io_write = netxen_nic_io_write_128M,
1783
1784                 adapter->macaddr_set = netxen_p2_nic_set_mac_addr;
1785                 adapter->set_multi = netxen_p2_nic_set_multi;
1786                 adapter->set_mtu = netxen_nic_set_mtu_xgb;
1787                 adapter->set_promisc = netxen_p2_nic_set_promisc;
1788
1789         } else {
1790                 adapter->crb_read = netxen_nic_hw_read_wx_2M,
1791                 adapter->crb_write = netxen_nic_hw_write_wx_2M,
1792                 adapter->pci_set_window = netxen_nic_pci_set_window_2M,
1793                 adapter->pci_mem_read = netxen_nic_pci_mem_read_2M,
1794                 adapter->pci_mem_write = netxen_nic_pci_mem_write_2M,
1795                 adapter->io_read = netxen_nic_io_read_2M,
1796                 adapter->io_write = netxen_nic_io_write_2M,
1797
1798                 adapter->set_mtu = nx_fw_cmd_set_mtu;
1799                 adapter->set_promisc = netxen_p3_nic_set_promisc;
1800                 adapter->macaddr_set = netxen_p3_nic_set_mac_addr;
1801                 adapter->set_multi = netxen_p3_nic_set_multi;
1802
1803                 adapter->phy_read = nx_fw_cmd_query_phy;
1804                 adapter->phy_write = nx_fw_cmd_set_phy;
1805         }
1806 }
1807
1808 int netxen_nic_get_board_info(struct netxen_adapter *adapter)
1809 {
1810         int offset, board_type, magic;
1811         struct pci_dev *pdev = adapter->pdev;
1812
1813         offset = NX_FW_MAGIC_OFFSET;
1814         if (netxen_rom_fast_read(adapter, offset, &magic))
1815                 return -EIO;
1816
1817         if (magic != NETXEN_BDINFO_MAGIC) {
1818                 dev_err(&pdev->dev, "invalid board config, magic=%08x\n",
1819                         magic);
1820                 return -EIO;
1821         }
1822
1823         offset = NX_BRDTYPE_OFFSET;
1824         if (netxen_rom_fast_read(adapter, offset, &board_type))
1825                 return -EIO;
1826
1827         if (board_type == NETXEN_BRDTYPE_P3_4_GB_MM) {
1828                 u32 gpio = NXRD32(adapter, NETXEN_ROMUSB_GLB_PAD_GPIO_I);
1829                 if ((gpio & 0x8000) == 0)
1830                         board_type = NETXEN_BRDTYPE_P3_10G_TP;
1831         }
1832
1833         adapter->ahw.board_type = board_type;
1834
1835         switch (board_type) {
1836         case NETXEN_BRDTYPE_P2_SB35_4G:
1837                 adapter->ahw.port_type = NETXEN_NIC_GBE;
1838                 break;
1839         case NETXEN_BRDTYPE_P2_SB31_10G:
1840         case NETXEN_BRDTYPE_P2_SB31_10G_IMEZ:
1841         case NETXEN_BRDTYPE_P2_SB31_10G_HMEZ:
1842         case NETXEN_BRDTYPE_P2_SB31_10G_CX4:
1843         case NETXEN_BRDTYPE_P3_HMEZ:
1844         case NETXEN_BRDTYPE_P3_XG_LOM:
1845         case NETXEN_BRDTYPE_P3_10G_CX4:
1846         case NETXEN_BRDTYPE_P3_10G_CX4_LP:
1847         case NETXEN_BRDTYPE_P3_IMEZ:
1848         case NETXEN_BRDTYPE_P3_10G_SFP_PLUS:
1849         case NETXEN_BRDTYPE_P3_10G_SFP_CT:
1850         case NETXEN_BRDTYPE_P3_10G_SFP_QT:
1851         case NETXEN_BRDTYPE_P3_10G_XFP:
1852         case NETXEN_BRDTYPE_P3_10000_BASE_T:
1853                 adapter->ahw.port_type = NETXEN_NIC_XGBE;
1854                 break;
1855         case NETXEN_BRDTYPE_P1_BD:
1856         case NETXEN_BRDTYPE_P1_SB:
1857         case NETXEN_BRDTYPE_P1_SMAX:
1858         case NETXEN_BRDTYPE_P1_SOCK:
1859         case NETXEN_BRDTYPE_P3_REF_QG:
1860         case NETXEN_BRDTYPE_P3_4_GB:
1861         case NETXEN_BRDTYPE_P3_4_GB_MM:
1862                 adapter->ahw.port_type = NETXEN_NIC_GBE;
1863                 break;
1864         case NETXEN_BRDTYPE_P3_10G_TP:
1865                 adapter->ahw.port_type = (adapter->portnum < 2) ?
1866                         NETXEN_NIC_XGBE : NETXEN_NIC_GBE;
1867                 break;
1868         default:
1869                 dev_err(&pdev->dev, "unknown board type %x\n", board_type);
1870                 adapter->ahw.port_type = NETXEN_NIC_XGBE;
1871                 break;
1872         }
1873
1874         return 0;
1875 }
1876
1877 /* NIU access sections */
1878 static int netxen_nic_set_mtu_xgb(struct netxen_adapter *adapter, int new_mtu)
1879 {
1880         new_mtu += MTU_FUDGE_FACTOR;
1881         if (adapter->physical_port == 0)
1882                 NXWR32(adapter, NETXEN_NIU_XGE_MAX_FRAME_SIZE, new_mtu);
1883         else
1884                 NXWR32(adapter, NETXEN_NIU_XG1_MAX_FRAME_SIZE, new_mtu);
1885         return 0;
1886 }
1887
1888 void netxen_nic_set_link_parameters(struct netxen_adapter *adapter)
1889 {
1890         __u32 status;
1891         __u32 autoneg;
1892         __u32 port_mode;
1893
1894         if (!netif_carrier_ok(adapter->netdev)) {
1895                 adapter->link_speed   = 0;
1896                 adapter->link_duplex  = -1;
1897                 adapter->link_autoneg = AUTONEG_ENABLE;
1898                 return;
1899         }
1900
1901         if (adapter->ahw.port_type == NETXEN_NIC_GBE) {
1902                 port_mode = NXRD32(adapter, NETXEN_PORT_MODE_ADDR);
1903                 if (port_mode == NETXEN_PORT_MODE_802_3_AP) {
1904                         adapter->link_speed   = SPEED_1000;
1905                         adapter->link_duplex  = DUPLEX_FULL;
1906                         adapter->link_autoneg = AUTONEG_DISABLE;
1907                         return;
1908                 }
1909
1910                 if (adapter->phy_read &&
1911                     adapter->phy_read(adapter,
1912                                       NETXEN_NIU_GB_MII_MGMT_ADDR_PHY_STATUS,
1913                                       &status) == 0) {
1914                         if (netxen_get_phy_link(status)) {
1915                                 switch (netxen_get_phy_speed(status)) {
1916                                 case 0:
1917                                         adapter->link_speed = SPEED_10;
1918                                         break;
1919                                 case 1:
1920                                         adapter->link_speed = SPEED_100;
1921                                         break;
1922                                 case 2:
1923                                         adapter->link_speed = SPEED_1000;
1924                                         break;
1925                                 default:
1926                                         adapter->link_speed = 0;
1927                                         break;
1928                                 }
1929                                 switch (netxen_get_phy_duplex(status)) {
1930                                 case 0:
1931                                         adapter->link_duplex = DUPLEX_HALF;
1932                                         break;
1933                                 case 1:
1934                                         adapter->link_duplex = DUPLEX_FULL;
1935                                         break;
1936                                 default:
1937                                         adapter->link_duplex = -1;
1938                                         break;
1939                                 }
1940                                 if (adapter->phy_read &&
1941                                     adapter->phy_read(adapter,
1942                                                       NETXEN_NIU_GB_MII_MGMT_ADDR_AUTONEG,
1943                                                       &autoneg) != 0)
1944                                         adapter->link_autoneg = autoneg;
1945                         } else
1946                                 goto link_down;
1947                 } else {
1948                       link_down:
1949                         adapter->link_speed = 0;
1950                         adapter->link_duplex = -1;
1951                 }
1952         }
1953 }
1954
1955 int
1956 netxen_nic_wol_supported(struct netxen_adapter *adapter)
1957 {
1958         u32 wol_cfg;
1959
1960         if (NX_IS_REVISION_P2(adapter->ahw.revision_id))
1961                 return 0;
1962
1963         wol_cfg = NXRD32(adapter, NETXEN_WOL_CONFIG_NV);
1964         if (wol_cfg & (1UL << adapter->portnum)) {
1965                 wol_cfg = NXRD32(adapter, NETXEN_WOL_CONFIG);
1966                 if (wol_cfg & (1 << adapter->portnum))
1967                         return 1;
1968         }
1969
1970         return 0;
1971 }