-/* Definition de tous les registres du PLX */
-#define PLX_CNTRL 0x50 /* Regitre de control */
-#define PLX_INTCSR 0x4C /* Registe pour les interruptions */
-
-/* Horloge en Hz du chip i82527 respecter le tableau suivant: */
-/* =========================================
- * | XTAL | SCLK (DSC bit) | MCLK (DMC bit) |
- * |======|================|================|
- * | 4MHz | 4MHz (0) | 4MHz (0) | NE PAS OUBLIER DE POSITIONNER LES BITS DSC et DMC EN FONTION
- * | 8MHz | 8MHz (0) | 8MHz (0) |
- * |10MHz | 10MHz (0) | 5MHz (1) |
- * |12MHz | 6MHZ (1) | 6MHZ (0) |
- * |16MHz | 8MHz (1) | 8MHz (0) |
- * ========================================== */
+/*PLX register definition */
+#define PLX_CNTRL 0x50 /* Controle register */
+#define PLX_INTCSR 0x4C /* Interruption controle register */
+
+/* This value define the i82527 clock frequency */