hypervisor/arch/arm/irqchip.c

   1 /*
   2  * Jailhouse, a Linux-based partitioning hypervisor
   3  *
   4  * Copyright (c) ARM Limited, 2014
   5  *
   6  * Authors:
   7  *  Jean-Philippe Brucker <jean-philippe.brucker@arm.com>
   8  *
   9  * This work is licensed under the terms of the GNU GPL, version 2.  See
  10  * the COPYING file in the top-level directory.
  11  */
  12
  13 #include <jailhouse/entry.h>
  14 #include <jailhouse/mmio.h>
  15 #include <jailhouse/paging.h>
  16 #include <jailhouse/printk.h>
  17 #include <jailhouse/string.h>
  18 #include <asm/gic_common.h>
  19 #include <asm/irqchip.h>
  20 #include <asm/platform.h>
  21 #include <asm/setup.h>
  22 #include <asm/sysregs.h>
  23
  24 /* AMBA's biosfood */
  25 #define AMBA_DEVICE     0xb105f00d
  26
  27 void *gicd_base;
  28 unsigned long gicd_size;
  29
  30 /*
  31  * The init function must be called after the MMU setup, and whilst in the
  32  * per-cpu setup, which means that a bool must be set by the master CPU
  33  */
  34 static bool irqchip_is_init;
  35 static struct irqchip_ops irqchip;
  36
  37 bool spi_in_cell(struct cell *cell, unsigned int spi)
  38 {
  39         /* FIXME: Change the configuration to a bitmask range */
  40         u32 spi_mask;
  41
  42         if (spi >= 64)
  43                 return false;
  44         else if (spi >= 32)
  45                 spi_mask = cell->arch.spis >> 32;
  46         else
  47                 spi_mask = cell->arch.spis;
  48
  49         return spi_mask & (1 << (spi & 31));
  50 }
  51
  52 static int irqchip_init_pending(struct per_cpu *cpu_data)
  53 {
  54         struct pending_irq *pend_array;
  55
  56         if (cpu_data->pending_irqs == NULL) {
  57                 cpu_data->pending_irqs = pend_array = page_alloc(&mem_pool, 1);
  58                 if (pend_array == NULL)
  59                         return -ENOMEM;
  60         } else {
  61                 pend_array = cpu_data->pending_irqs;
  62         }
  63
  64         memset(pend_array, 0, PAGE_SIZE);
  65
  66         cpu_data->pending_irqs = pend_array;
  67         cpu_data->first_pending = NULL;
  68
  69         return 0;
  70 }
  71
  72 /*
  73  * Find the first available pending struct for insertion. The `prev' pointer is
  74  * set to the previous pending interrupt, if any, to help inserting the new one
  75  * into the list.
  76  * Returns NULL when no slot is available
  77  */
  78 static struct pending_irq* get_pending_slot(struct per_cpu *cpu_data,
  79                                             struct pending_irq **prev)
  80 {
  81         u32 i, pending_idx;
  82         struct pending_irq *pending = cpu_data->first_pending;
  83
  84         *prev = NULL;
  85
  86         for (i = 0; i < MAX_PENDING_IRQS; i++) {
  87                 pending_idx = pending - cpu_data->pending_irqs;
  88                 if (pending == NULL || i < pending_idx)
  89                         return cpu_data->pending_irqs + i;
  90
  91                 *prev = pending;
  92                 pending = pending->next;
  93         }
  94
  95         return NULL;
  96 }
  97
  98 int irqchip_insert_pending(struct per_cpu *cpu_data, struct pending_irq *irq)
  99 {
 100         struct pending_irq *prev = NULL;
 101         struct pending_irq *slot;
 102
 103         spin_lock(&cpu_data->gic_lock);
 104
 105         slot = get_pending_slot(cpu_data, &prev);
 106         if (slot == NULL) {
 107                 spin_unlock(&cpu_data->gic_lock);
 108                 return -ENOMEM;
 109         }
 110
 111         /*
 112          * Don't override the pointers yet, they may be read by the injection
 113          * loop. Odds are astronomically low, but hey.
 114          */
 115         memcpy(slot, irq, sizeof(struct pending_irq) - 2 * sizeof(void *));
 116         slot->prev = prev;
 117         if (prev) {
 118                 slot->next = prev->next;
 119                 prev->next = slot;
 120         } else {
 121                 slot->next = cpu_data->first_pending;
 122                 cpu_data->first_pending = slot;
 123         }
 124         if (slot->next)
 125                 slot->next->prev = slot;
 126
 127         spin_unlock(&cpu_data->gic_lock);
 128
 129         return 0;
 130 }
 131
 132 int irqchip_set_pending(struct per_cpu *cpu_data, u32 irq_id, bool try_inject)
 133 {
 134         struct pending_irq pending;
 135
 136         pending.virt_id = irq_id;
 137
 138         if (is_sgi(irq_id)) {
 139                 pending.hw = 0;
 140                 pending.type.sgi.cpuid = 0;
 141         } else {
 142                 pending.hw = 1;
 143                 pending.type.irq = irq_id;
 144         }
 145
 146         if (try_inject && irqchip.inject_irq(cpu_data, &pending) == 0)
 147                 return 0;
 148
 149         return irqchip_insert_pending(cpu_data, &pending);
 150 }
 151
 152 /*
 153  * Only executed by `irqchip_inject_pending' on a CPU to inject its own stuff.
 154  */
 155 int irqchip_remove_pending(struct per_cpu *cpu_data, struct pending_irq *irq)
 156 {
 157         spin_lock(&cpu_data->gic_lock);
 158
 159         if (cpu_data->first_pending == irq)
 160                 cpu_data->first_pending = irq->next;
 161         if (irq->prev)
 162                 irq->prev->next = irq->next;
 163         if (irq->next)
 164                 irq->next->prev = irq->prev;
 165
 166         spin_unlock(&cpu_data->gic_lock);
 167
 168         return 0;
 169 }
 170
 171 int irqchip_inject_pending(struct per_cpu *cpu_data)
 172 {
 173         int err;
 174         struct pending_irq *pending = cpu_data->first_pending;
 175
 176         while (pending != NULL) {
 177                 err = irqchip.inject_irq(cpu_data, pending);
 178                 if (err == -EBUSY)
 179                         /* The list registers are full. */
 180                         break;
 181                 else
 182                         /*
 183                          * Removal only changes the pointers, but does not
 184                          * deallocate anything.
 185                          * Concurrent accesses are avoided with the spinlock,
 186                          * but the `next' pointer of the current pending object
 187                          * may be rewritten by an external insert before or
 188                          * after this removal, which isn't an issue.
 189                          */
 190                         irqchip_remove_pending(cpu_data, pending);
 191
 192                 pending = pending->next;
 193         }
 194
 195         return 0;
 196 }
 197
 198 void irqchip_handle_irq(struct per_cpu *cpu_data)
 199 {
 200         irqchip.handle_irq(cpu_data);
 201 }
 202
 203 void irqchip_eoi_irq(u32 irqn, bool deactivate)
 204 {
 205         irqchip.eoi_irq(irqn, deactivate);
 206 }
 207
 208 int irqchip_send_sgi(struct sgi *sgi)
 209 {
 210         return irqchip.send_sgi(sgi);
 211 }
 212
 213 int irqchip_cpu_init(struct per_cpu *cpu_data)
 214 {
 215         int err;
 216
 217         err = irqchip_init_pending(cpu_data);
 218         if (err)
 219                 return err;
 220
 221         if (irqchip.cpu_init)
 222                 return irqchip.cpu_init(cpu_data);
 223
 224         return 0;
 225 }
 226
 227 int irqchip_cpu_reset(struct per_cpu *cpu_data)
 228 {
 229         int err;
 230
 231         err = irqchip_init_pending(cpu_data);
 232         if (err)
 233                 return err;
 234
 235         if (irqchip.cpu_reset)
 236                 return irqchip.cpu_reset(cpu_data, false);
 237
 238         return 0;
 239 }
 240
 241 void irqchip_cpu_shutdown(struct per_cpu *cpu_data)
 242 {
 243         /*
 244          * The GIC backend must take care of only resetting the hyp interface if
 245          * it has been initialised: this function may be executed during the
 246          * setup phase.
 247          */
 248         if (irqchip.cpu_reset)
 249                 irqchip.cpu_reset(cpu_data, true);
 250 }
 251
 252 static const struct jailhouse_irqchip *
 253 irqchip_find_config(struct jailhouse_cell_desc *config)
 254 {
 255         const struct jailhouse_irqchip *irq_config =
 256                 jailhouse_cell_irqchips(config);
 257
 258         if (config->num_irqchips)
 259                 return irq_config;
 260         else
 261                 return NULL;
 262 }
 263
 264 int irqchip_cell_init(struct cell *cell)
 265 {
 266         const struct jailhouse_irqchip *pins = irqchip_find_config(cell->config);
 267
 268         cell->arch.spis = (pins ? pins->pin_bitmap : 0);
 269
 270         return irqchip.cell_init(cell);
 271 }
 272
 273 void irqchip_cell_exit(struct cell *cell)
 274 {
 275         const struct jailhouse_irqchip *root_pins =
 276                 irqchip_find_config(root_cell.config);
 277
 278         /* might be called by arch_shutdown while rolling back
 279          * a failed setup */
 280         if (!irqchip_is_init)
 281                 return;
 282
 283         if (root_pins)
 284                 root_cell.arch.spis |= cell->arch.spis & root_pins->pin_bitmap;
 285
 286         irqchip.cell_exit(cell);
 287 }
 288
 289 void irqchip_root_cell_shrink(struct cell *cell)
 290 {
 291         root_cell.arch.spis &= ~(cell->arch.spis);
 292 }
 293
 294 /* Only the GIC is implemented */
 295 extern struct irqchip_ops gic_irqchip;
 296
 297 int irqchip_init(void)
 298 {
 299         int i, err;
 300         u32 pidr2, cidr;
 301         u32 dev_id = 0;
 302
 303         /* Only executed on master CPU */
 304         if (irqchip_is_init)
 305                 return 0;
 306
 307         /* FIXME: parse device tree */
 308         gicd_base = GICD_BASE;
 309         gicd_size = GICD_SIZE;
 310
 311         if ((err = arch_map_device(gicd_base, gicd_base, gicd_size)) != 0)
 312                 return err;
 313
 314         for (i = 3; i >= 0; i--) {
 315                 cidr = mmio_read32(gicd_base + GICD_CIDR0 + i * 4);
 316                 dev_id |= cidr << i * 8;
 317         }
 318         if (dev_id != AMBA_DEVICE)
 319                 goto err_no_distributor;
 320
 321         /* Probe the GIC version */
 322         pidr2 = mmio_read32(gicd_base + GICD_PIDR2);
 323         switch (GICD_PIDR2_ARCH(pidr2)) {
 324         case 0x2:
 325         case 0x3:
 326         case 0x4:
 327                 memcpy(&irqchip, &gic_irqchip, sizeof(struct irqchip_ops));
 328                 break;
 329         }
 330
 331         if (irqchip.init) {
 332                 err = irqchip.init();
 333                 irqchip_is_init = true;
 334
 335                 return err;
 336         }
 337
 338 err_no_distributor:
 339         printk("GIC: no distributor found\n");
 340         arch_unmap_device(gicd_base, gicd_size);
 341
 342         return -ENODEV;
 343 }