]> rtime.felk.cvut.cz Git - fpga/zynq/canbench-hw.git/blob - lib/usblc6.lib
layout: connectors, KEYs; added ESD protection
[fpga/zynq/canbench-hw.git] / lib / usblc6.lib
1 EESchema-LIBRARY Version 2.3
2 #encoding utf-8
3 #
4 # USBLC6-2
5 #
6 DEF USBLC6-2 D 0 0 Y Y 1 F N
7 F0 "D" -150 350 60 H V C CNN
8 F1 "USBLC6-2" 50 -350 60 H V C CNN
9 F2 "" 50 100 60 H V C CNN
10 F3 "" 50 100 60 H V C CNN
11 $FPLIST
12  SOT*666
13  SOT23-6L
14 $ENDFPLIST
15 DRAW
16 S -200 300 300 -300 0 1 0 N
17 P 2 0 1 0  -200 -200  300 -200 N
18 P 2 0 1 0  -200 200  200 200 F
19 P 2 0 1 0  -50 -125  150 -125 N
20 P 2 0 1 0  -50 -100  -50 -150 N
21 P 2 0 1 0  -50 150  -50 100 N
22 P 2 0 1 0  25 0  -150 0 N
23 P 2 0 1 0  50 -125  50 -200 N
24 P 2 0 1 0  50 200  50 125 f
25 P 2 0 1 0  75 -25  50 -50 N
26 P 2 0 1 0  75 0  250 0 N
27 P 2 0 1 0  75 25  75 -25 N
28 P 2 0 1 0  75 25  100 50 N
29 P 2 0 1 0  150 125  -50 125 N
30 P 2 0 1 0  200 -100  200 -150 N
31 P 2 0 1 0  200 150  200 100 N
32 P 2 0 1 0  250 0  300 0 N
33 P 2 0 1 0  300 200  200 200 N
34 P 3 0 1 0  -150 0  -150 -125  -100 -125 N
35 P 3 0 1 0  200 -125  250 -125  250 0 N
36 P 3 0 1 0  200 125  250 125  250 0 N
37 P 4 0 1 0  -200 0  -150 0  -150 125  -100 125 N
38 P 4 0 1 0  -100 -100  -100 -150  -50 -125  -100 -100 N
39 P 4 0 1 0  -100 150  -100 100  -50 125  -100 150 N
40 P 4 0 1 0  25 25  25 -25  75 0  25 25 N
41 P 4 0 1 0  150 -100  150 -150  200 -125  150 -100 N
42 P 4 0 1 0  150 150  150 100  200 125  150 150 N
43 X I/O1 1 -400 200 200 R 50 50 1 1 B
44 X GND 2 -400 0 200 R 50 50 1 1 I
45 X I/O2 3 -400 -200 200 R 50 50 1 1 B
46 X I/O2 4 500 -200 200 L 50 50 1 1 B
47 X VBus 5 500 0 200 L 50 50 1 1 I
48 X I/O1 6 500 200 200 L 50 50 1 1 B
49 ENDDRAW
50 ENDDEF
51 #
52 #End Library