]> rtime.felk.cvut.cz Git - fpga/uart.git/tree
Early initialization of all relevant signals.
-rw-r--r-- 2586 baud_gen.vhd
-rw-r--r-- 3468 fifo.vhd
-rw-r--r-- 3049 rx.vhd
-rw-r--r-- 2335 rx_control.vhd
drwxr-xr-x - tb
-rw-r--r-- 2295 tx.vhd
-rw-r--r-- 2107 tx_control.vhd
-rw-r--r-- 9513 uart.vhd