tb/Makefile

   1 VHDL_MAIN     = tb_uart
   2 VHDL_ENTITIES = uart.o \
   3                 tx.o \
   4                 fifo.o \
   5                 baud_gen.o \
   6                 tx_control.o \
   7                 rx.o
   8
   9 STOP_TIME     = 50us
  10
  11
  12 all: $(VHDL_MAIN)
  13
  14 run: $(VHDL_MAIN)
  15         ghdl -r $< --stop-time=$(STOP_TIME) --vcd=$<.vcd
  16
  17 view: run
  18         gtkwave $(VHDL_MAIN).vcd
  19
  20 $(VHDL_MAIN): $(VHDL_MAIN).o $(VHDL_ENTITIES)
  21         ghdl -e -fexplicit --ieee=synopsys $@
  22
  23 %.o: %.vhd
  24         ghdl -a -fexplicit --ieee=synopsys $<
  25
  26 %.o: ../%.vhd
  27         ghdl -a -fexplicit --ieee=synopsys $<
  28
  29 clean:
  30         rm -Rf *.o *.vcd $(VHDL_MAIN) results.txt work-obj93.cf
  31