tb/Makefile

   1 VHDL_MAIN     = tb_uart
   2 VHDL_ENTITIES = uart.o \
   3                 tx.o \
   4                 fifo.o \
   5                 baud_gen.o \
   6                 tx_control.o \
   7                 rx.o \
   8                 rx_control.o
   9
  10 STOP_TIME     = 50us
  11
  12
  13 all: $(VHDL_MAIN)
  14
  15 run: $(VHDL_MAIN)
  16         ghdl -r $< --stop-time=$(STOP_TIME) --vcd=$<.vcd
  17
  18 view: run
  19         gtkwave $(VHDL_MAIN).vcd
  20
  21 $(VHDL_MAIN): $(VHDL_MAIN).o $(VHDL_ENTITIES)
  22         ghdl -e -fexplicit --ieee=synopsys $@
  23
  24 %.o: %.vhd
  25         ghdl -a -fexplicit --ieee=synopsys $<
  26
  27 %.o: ../%.vhd
  28         ghdl -a -fexplicit --ieee=synopsys $<
  29
  30 clean:
  31         rm -Rf *.o *.vcd $(VHDL_MAIN) results.txt work-obj93.cf
  32