]> rtime.felk.cvut.cz Git - fpga/pwm.git/blobdiff - mcc_master.vhd
Wave_table initialization data format modified.
[fpga/pwm.git] / mcc_master.vhd
index 0a09de8cad12a8c31323692b4b00388bc5920147..fca6652697d325b15ab7d4782484f995c584afa3 100644 (file)
@@ -67,27 +67,29 @@ begin
 
   MCC_EXEC_LOGIC : process (RST_I, CLK_I) is
   begin
-    if RST_I = '1' then
-      mcc_ack_inner <= (others => '0');
-      mcc_stb_inner <= (others => '0');
-
-    elsif rising_edge(CLK_I) then
-      if mcc_exec = '0' then
+    if rising_edge(CLK_I) then
+      if RST_I = '1' then
         mcc_ack_inner <= (others => '0');
         mcc_stb_inner <= (others => '0');
-        
+
       else
-        mcc_ack_inner (0) <= mcc_exec;
-        
-        for i in 0 to MCC_W-1 loop
-          if mcc_mask (i) = '1' then
-            mcc_ack_inner (i+1) <= MCC_ACK_I (i);
-            mcc_stb_inner (i)   <= mcc_ack_inner (i);
-          else
-            mcc_ack_inner (i+1) <= mcc_ack_inner (i);
-            mcc_stb_inner (i)   <= '0';
-          end if;
-        end loop;
+        if mcc_exec = '0' then
+          mcc_ack_inner <= (others => '0');
+          mcc_stb_inner <= (others => '0');
+          
+        else
+          mcc_ack_inner (0) <= mcc_exec;
+          
+          for i in 0 to MCC_W-1 loop
+            if mcc_mask (i) = '1' then
+              mcc_ack_inner (i+1) <= MCC_ACK_I (i);
+              mcc_stb_inner (i)   <= mcc_ack_inner (i);
+            else
+              mcc_ack_inner (i+1) <= mcc_ack_inner (i);
+              mcc_stb_inner (i)   <= '0';
+            end if;
+          end loop;
+        end if;
       end if;
     end if;
   end process;