opcodes/microblaze-opcm.h

   1 /* microblaze-opcm.h -- Header used in microblaze-opc.h
   2
   3    Copyright 2009 Free Software Foundation, Inc.
   4
   5    This file is part of the GNU opcodes library.
   6
   7    This library is free software; you can redistribute it and/or modify
   8    it under the terms of the GNU General Public License as published by
   9    the Free Software Foundation; either version 3, or (at your option)
  10    any later version.
  11
  12    It is distributed in the hope that it will be useful, but WITHOUT
  13    ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  14    or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  15    License for more details.
  16
  17    You should have received a copy of the GNU General Public License
  18    along with this file; see the file COPYING.  If not, write to the
  19    Free Software Foundation, 51 Franklin Street - Fifth Floor, Boston,
  20    MA 02110-1301, USA.  */
  21
  22
  23 #ifndef MICROBLAZE_OPCM
  24 #define MICROBLAZE_OPCM
  25
  26 #ifdef ARCH_mbtumbl
  27
  28 enum microblaze_instr
  29 {
  30   add, rsub, addc, rsubc, addk, rsubk, addkc, rsubkc, cmp, cmpu, cmpi,
  31   addi, rsubi, addic, rsubic, addik, rsubik, addikc, rsubikc, mul, muli,
  32   bsll, bsra, bsrl, bslli, bsrai, bsrli, or, and, xor,
  33   andn, sra, src, srl, sext8, sext16, mts, mfs, br, brd,
  34   brld, bra, brad, brald, beq, beqd, bne, bned, blt,
  35   bltd, ble, bled, bgt, bgtd, bge, bged, ori, andi, xori, andni,
  36   imm, rtsd, rtid, bri, brid, brlid, brai, braid, bralid,
  37   beqi, beqid, bnei, bneid, blti, bltid, blei, bleid, bgti,
  38   bgtid, bgei, bgeid, lbu, lhu, lw, lwx, sb, sh, sw, swx, lbui, lhui, lwi,
  39   sbi, shi, swi, halt,
  40   invalid_inst
  41 };
  42
  43 #else
  44
  45 enum microblaze_instr
  46 {
  47   add, rsub, addc, rsubc, addk, rsubk, addkc, rsubkc, cmp, cmpu,
  48   addi, rsubi, addic, rsubic, addik, rsubik, addikc, rsubikc, mul,
  49   mulh, mulhu, mulhsu,
  50   idiv, idivu, bsll, bsra, bsrl, get, put, nget, nput, cget, cput,
  51   ncget, ncput, muli, bslli, bsrai, bsrli, mului, or, and, xor,
  52   andn, pcmpbf, pcmpbc, pcmpeq, pcmpne, sra, src, srl, sext8, sext16,
  53   wic, wdc, wdcclear, wdcflush, mts, mfs, br, brd,
  54   brld, bra, brad, brald, microblaze_brk, beq, beqd, bne, bned, blt,
  55   bltd, ble, bled, bgt, bgtd, bge, bged, ori, andi, xori, andni,
  56   imm, rtsd, rtid, rtbd, rted, bri, brid, brlid, brai, braid, bralid,
  57   brki, beqi, beqid, bnei, bneid, blti, bltid, blei, bleid, bgti,
  58   bgtid, bgei, bgeid, lbu, lhu, lw, lwx, sb, sh, sw, swx, lbui, lhui, lwi,
  59   sbi, shi, swi, msrset, msrclr, tuqula, fadd, frsub, fmul, fdiv,
  60   fcmp_lt, fcmp_eq, fcmp_le, fcmp_gt, fcmp_ne, fcmp_ge, fcmp_un, flt,
  61   fint, fsqrt,
  62   tget, tcget, tnget, tncget, tput, tcput, tnput, tncput,
  63   eget, ecget, neget, necget, eput, ecput, neput, necput,
  64   teget, tecget, tneget, tnecget, teput, tecput, tneput, tnecput,
  65   aget, caget, naget, ncaget, aput, caput, naput, ncaput,
  66   taget, tcaget, tnaget, tncaget, taput, tcaput, tnaput, tncaput,
  67   eaget, ecaget, neaget, necaget, eaput, ecaput, neaput, necaput,
  68   teaget, tecaget, tneaget, tnecaget, teaput, tecaput, tneaput, tnecaput,
  69   getd, tgetd, cgetd, tcgetd, ngetd, tngetd, ncgetd, tncgetd,
  70   putd, tputd, cputd, tcputd, nputd, tnputd, ncputd, tncputd,
  71   egetd, tegetd, ecgetd, tecgetd, negetd, tnegetd, necgetd, tnecgetd,
  72   eputd, teputd, ecputd, tecputd, neputd, tneputd, necputd, tnecputd,
  73   agetd, tagetd, cagetd, tcagetd, nagetd, tnagetd, ncagetd, tncagetd,
  74   aputd, taputd, caputd, tcaputd, naputd, tnaputd, ncaputd, tncaputd,
  75   eagetd, teagetd, ecagetd, tecagetd, neagetd, tneagetd, necagetd, tnecagetd,
  76   eaputd, teaputd, ecaputd, tecaputd, neaputd, tneaputd, necaputd, tnecaputd,
  77   invalid_inst
  78 };
  79
  80 #endif
  81
  82 enum microblaze_instr_type
  83 {
  84   arithmetic_inst, logical_inst, mult_inst, div_inst, branch_inst,
  85   return_inst, immediate_inst, special_inst, memory_load_inst,
  86   memory_store_inst, barrel_shift_inst,
  87 #ifndef ARCH_mbtumbl
  88         anyware_inst,
  89 #else
  90         halt_inst
  91 #endif
  92 };
  93
  94 #define INST_WORD_SIZE 4
  95
  96 /* Gen purpose regs go from 0 to 31.  */
  97 /* Mask is reg num - max_reg_num, ie reg_num - 32 in this case.  */
  98
  99 #define REG_PC_MASK 0x8000
 100 #define REG_MSR_MASK 0x8001
 101
 102 #ifndef ARCH_mbtumbl
 103
 104 #define REG_EAR_MASK 0x8003
 105 #define REG_ESR_MASK 0x8005
 106 #define REG_FSR_MASK 0x8007
 107 #define REG_BTR_MASK 0x800b
 108 #define REG_EDR_MASK 0x800d
 109 #define REG_PVR_MASK 0xa000
 110
 111 #define REG_PID_MASK   0x9000
 112 #define REG_ZPR_MASK   0x9001
 113 #define REG_TLBX_MASK  0x9002
 114 #define REG_TLBLO_MASK 0x9003
 115 #define REG_TLBHI_MASK 0x9004
 116 #define REG_TLBSX_MASK 0x9005
 117
 118 #endif
 119
 120 #define MIN_REGNUM 0
 121 #define MAX_REGNUM 31
 122
 123 #define MIN_PVR_REGNUM 0
 124 #define MAX_PVR_REGNUM 15
 125
 126 #define REG_PC  32 /* PC.  */
 127 #define REG_MSR 33 /* Machine status reg.  */
 128
 129 #ifndef ARCH_mbtumbl
 130
 131 #define REG_EAR 35 /* Exception reg.  */
 132 #define REG_ESR 37 /* Exception reg.  */
 133 #define REG_FSR 39 /* FPU Status reg.  */
 134 #define REG_BTR 43 /* Branch Target reg.  */
 135 #define REG_EDR 45 /* Exception reg.  */
 136 #define REG_PVR 40960 /* Program Verification reg.  */
 137
 138 #define REG_PID   36864 /* MMU: Process ID reg.  */
 139 #define REG_ZPR   36865 /* MMU: Zone Protect reg.  */
 140 #define REG_TLBX  36866 /* MMU: TLB Index reg.  */
 141 #define REG_TLBLO 36867 /* MMU: TLB Low reg.  */
 142 #define REG_TLBHI 36868 /* MMU: TLB High reg.  */
 143 #define REG_TLBSX 36869 /* MMU: TLB Search Index reg.  */
 144
 145 #endif
 146
 147 /* Alternate names for gen purpose regs.  */
 148 #define REG_SP  1 /* stack pointer.  */
 149 #define REG_ROSDP 2 /* read-only small data pointer.  */
 150 #define REG_RWSDP 13 /* read-write small data pointer.  */
 151
 152 /* Assembler Register - Used in Delay Slot Optimization.  */
 153 #define REG_AS    18
 154 #define REG_ZERO  0
 155
 156 #define RD_LOW  21 /* Low bit for RD.  */
 157 #define RA_LOW  16 /* Low bit for RA.  */
 158 #define RB_LOW  11 /* Low bit for RB.  */
 159 #define IMM_LOW  0 /* Low bit for immediate.  */
 160
 161 #define RD_MASK 0x03E00000
 162 #define RA_MASK 0x001F0000
 163 #define RB_MASK 0x0000F800
 164 #define IMM_MASK 0x0000FFFF
 165
 166 /* Imm mask for barrel shifts.  */
 167 #define IMM5_MASK 0x0000001F
 168
 169 #ifndef ARCH_mbtumbl
 170
 171 /* FSL imm mask for get, put instructions.  */
 172 #define  RFSL_MASK 0x000000F
 173
 174 /* Imm mask for msrset, msrclr instructions.  */
 175 #define  IMM15_MASK 0x00007FFF
 176
 177 #endif
 178
 179 #endif /* MICROBLAZE-OPCM */