]> rtime.felk.cvut.cz Git - can-eth-gw-linux.git/commitdiff
ARM: tegra: flexible spare fuse read function
authorDanny Huang <dahuang@nvidia.com>
Thu, 15 Nov 2012 07:42:32 +0000 (15:42 +0800)
committerStephen Warren <swarren@nvidia.com>
Thu, 15 Nov 2012 21:16:46 +0000 (14:16 -0700)
Change the spare fuse base from a definition to a variable.
It provides flexibilty to read spare fuse on different chip.

Signed-off-by: Danny Huang <dahuang@nvidia.com>
Signed-off-by: Stephen Warren <swarren@nvidia.com>
arch/arm/mach-tegra/fuse.c
arch/arm/mach-tegra/fuse.h

index 6c752e8f1f0619bd4491f5a43fae4748e053a0ee..bd19c2f53a9782ac2bffb6ff04848e67c2da652c 100644 (file)
@@ -28,7 +28,8 @@
 #define FUSE_UID_LOW           0x108
 #define FUSE_UID_HIGH          0x10c
 #define FUSE_SKU_INFO          0x110
-#define FUSE_SPARE_BIT         0x200
+
+#define TEGRA20_FUSE_SPARE_BIT         0x200
 
 int tegra_sku_id;
 int tegra_cpu_process_id;
@@ -36,6 +37,8 @@ int tegra_core_process_id;
 int tegra_chip_id;
 enum tegra_revision tegra_revision;
 
+static int tegra_fuse_spare_bit;
+
 /* The BCT to use at boot is specified by board straps that can be read
  * through a APB misc register and decoded. 2 bits, i.e. 4 possible BCTs.
  */
@@ -56,14 +59,14 @@ static const char *tegra_revision_name[TEGRA_REVISION_MAX] = {
        [TEGRA_REVISION_A04]     = "A04",
 };
 
-static inline u32 tegra_fuse_readl(unsigned long offset)
+u32 tegra_fuse_readl(unsigned long offset)
 {
        return tegra_apb_readl(TEGRA_FUSE_BASE + offset);
 }
 
-static inline bool get_spare_fuse(int bit)
+bool tegra_spare_fuse(int bit)
 {
-       return tegra_fuse_readl(FUSE_SPARE_BIT + bit * 4);
+       return tegra_fuse_readl(tegra_fuse_spare_bit + bit * 4);
 }
 
 static enum tegra_revision tegra_get_revision(u32 id)
@@ -77,7 +80,7 @@ static enum tegra_revision tegra_get_revision(u32 id)
                return TEGRA_REVISION_A02;
        case 3:
                if (tegra_chip_id == TEGRA20 &&
-                       (get_spare_fuse(18) || get_spare_fuse(19)))
+                       (tegra_spare_fuse(18) || tegra_spare_fuse(19)))
                        return TEGRA_REVISION_A03p;
                else
                        return TEGRA_REVISION_A03;
@@ -99,10 +102,12 @@ void tegra_init_fuse(void)
        reg = tegra_fuse_readl(FUSE_SKU_INFO);
        tegra_sku_id = reg & 0xFF;
 
-       reg = tegra_fuse_readl(FUSE_SPARE_BIT);
+       tegra_fuse_spare_bit = TEGRA20_FUSE_SPARE_BIT;
+
+       reg = tegra_fuse_readl(tegra_fuse_spare_bit);
        tegra_cpu_process_id = (reg >> 6) & 3;
 
-       reg = tegra_fuse_readl(FUSE_SPARE_BIT);
+       reg = tegra_fuse_readl(tegra_fuse_spare_bit);
        tegra_core_process_id = (reg >> 12) & 3;
 
        reg = tegra_apb_readl(TEGRA_APB_MISC_BASE + STRAP_OPT);
index d2107b2cb85adcae862e7945123d991076f64299..aef12231e559062531ae504221635b46f72c0923 100644 (file)
@@ -48,5 +48,7 @@ extern int tegra_bct_strapping;
 
 unsigned long long tegra_chip_uid(void);
 void tegra_init_fuse(void);
+bool tegra_spare_fuse(int bit);
+u32 tegra_fuse_readl(unsigned long offset);
 
 #endif