Lots of refactoring to avoid name conflicts of defines.
\r
#define DIO_GET_PORT_FROM_CHANNEL_ID(_channelId) (_channelId / 8)\r
#define DIO_GET_BIT_FROM_CHANNEL_ID(_channelId) (1 << (_channelId % 8))\r
+#define CHANNEL_PTR (&DioChannelConfigData)\r
+#define CHANNEL_GRP_PTR (&DioConfigData)\r
+#define PORT_PTR (&DioPortConfigData)\r
\r
#if ( DIO_VERSION_INFO_API == STD_ON )\r
static Std_VersionInfoType _Dio_VersionInfo =\r
{\r
Dio_ChannelType* ch_ptr=(Dio_ChannelType*)CHANNEL_PTR;\r
int rv=0;\r
- while (DIO_END_OF_LIST!=*ch_ptr)\r
+ while ((Dio_ChannelType)DIO_END_OF_LIST!=*ch_ptr)\r
{\r
- if (*ch_ptr==channelId)\r
- {\r
- rv=1;\r
- break;\r
- }\r
- ch_ptr++;\r
+ if (*ch_ptr==channelId)\r
+ {\r
+ rv=1;\r
+ break;\r
+ }\r
+ ch_ptr++;\r
}\r
return rv;\r
}\r
{\r
Dio_PortType* port_ptr=(Dio_PortType*)PORT_PTR;\r
int rv=0;\r
- while (DIO_END_OF_LIST!=*port_ptr)\r
+ while ((Dio_PortType)DIO_END_OF_LIST!=*port_ptr)\r
{\r
- if (*port_ptr==portId)\r
- { rv=1; break;}\r
- port_ptr++;\r
+ if (*port_ptr==portId)\r
+ {\r
+ rv=1;\r
+ break;\r
+ }\r
+ port_ptr++;\r
}\r
return rv;\r
}\r
Dio_ChannelGroupType* chGrp_ptr=(Dio_ChannelGroupType*)CHANNEL_GRP_PTR;\r
int rv=0;\r
\r
- while (DIO_END_OF_LIST!=chGrp_ptr->port)\r
+ while ((Dio_PortType)DIO_END_OF_LIST!=chGrp_ptr->port)\r
{\r
- if (chGrp_ptr->port==_channelGroupIdPtr->port&&\r
- chGrp_ptr->offset==_channelGroupIdPtr->offset&&\r
- chGrp_ptr->mask==_channelGroupIdPtr->mask)\r
- { rv=1; break;}\r
- chGrp_ptr++;\r
+ if (chGrp_ptr->port==_channelGroupIdPtr->port\r
+ && chGrp_ptr->offset==_channelGroupIdPtr->offset\r
+ && chGrp_ptr->mask==_channelGroupIdPtr->mask)\r
+ {\r
+ rv=1;\r
+ break;\r
+ }\r
+ chGrp_ptr++;\r
}\r
return rv;\r
}\r
\r
if ((portVal & bit) != STD_LOW){\r
level = STD_HIGH;\r
- } else{\r
+ } else {\r
level = STD_LOW;\r
}\r
\r
\r
if(level == STD_HIGH){\r
portVal |= bit;\r
- }else{\r
+ } else {\r
portVal &= ~bit;\r
}\r
\r
#include "Mcu.h"\r
#include "debug.h"\r
#include "Det.h"\r
-#include "irq_types.h"\r
#include "Os.h"\r
#include "arc.h"\r
+#include "irq.h"\r
\r
#define FIRST_OC_REG 0x50\r
\r
// period is in "ticks" !!\r
void Gpt_StartTimer(Gpt_ChannelType channel, Gpt_ValueType period_ticks)\r
{\r
- uint32_t tmp;\r
int confCh;\r
\r
VALIDATE( (Gpt_Global.initRun == STD_ON), GPT_STARTTIMER_SERVICE_ID, GPT_E_UNINIT );\r
#include "Port.h" /** @req PORT131 */\r
#include "regs.h"\r
#include "Det.h"\r
-#include "string.h"\r
+#include <string.h>\r
\r
/* SHORT ON HW\r
* Have a bunch of ports:\r
} Port_StateType;\r
\r
static Port_StateType _portState = PORT_UNINITIALIZED;\r
-static Port_ConfigType * _configPtr = NULL;\r
+static const Port_ConfigType * _configPtr = NULL;\r
\r
/** @req PORT107 */\r
#if (PORT_DEV_ERROR_DETECT == STD_ON)\r
#define VALIDATE_PARAM_PIN(_api)\r
#endif\r
\r
+#if PORT_VERSION_INFO_API == STD_ON\r
static Std_VersionInfoType _Port_VersionInfo =\r
-{ .vendorID = (uint16)1, .moduleID = (uint16) MODULE_ID_PORT,\r
+{\r
+ .vendorID = (uint16)1,\r
+ .moduleID = (uint16) MODULE_ID_PORT,\r
.instanceID = (uint8)1,\r
.sw_major_version = (uint8)PORT_SW_MAJOR_VERSION,\r
.sw_minor_version = (uint8)PORT_SW_MINOR_VERSION,\r
.ar_major_version = (uint8)PORT_AR_MAJOR_VERSION,\r
.ar_minor_version = (uint8)PORT_AR_MINOR_VERSION,\r
.ar_patch_version = (uint8)PORT_AR_PATCH_VERSION, };\r
+#endif\r
\r
/** @req PORT140 */\r
/** @req PORT041 Comment: To reduce flash usage the configuration tool can disable configuration of some ports */\r
void Port_SetPinDirection( Port_PinType pin, Port_PinDirectionType direction )\r
{\r
VALIDATE_STATE_INIT(PORT_SET_PIN_DIRECTION_ID);\r
- uint8_t bit;\r
- uint8_t curValue;\r
uint16_t base;\r
+ uint8_t bitmask;\r
+ uint8_t curValue;\r
\r
- base = pin & BASEMASK;\r
- bit = pin & BITMASK;\r
+ base = pin & PORT_BASEMASK;\r
+ bitmask = 1 << (pin & PORT_BITMASK);\r
if (base == PORT_A_BASE)\r
{\r
- curValue = DDRA & ~(bit);\r
+ curValue = DDRA & ~(bitmask);\r
if (direction == PORT_PIN_OUT)\r
- curValue = curValue | bit;\r
+ curValue = curValue | bitmask;\r
DDRA = curValue;\r
}\r
else if (base == PORT_B_BASE)\r
{\r
- curValue = DDRB & ~(bit);\r
+ curValue = DDRB & ~(bitmask);\r
if (direction == PORT_PIN_OUT)\r
- curValue = curValue | bit;\r
+ curValue = curValue | bitmask;\r
DDRB = curValue;\r
}\r
else if (base == PORT_E_BASE)\r
{\r
- curValue = DDRE & ~(bit);\r
+ curValue = DDRE & ~(bitmask);\r
if (direction == PORT_PIN_OUT)\r
- curValue = curValue | bit;\r
+ curValue = curValue | bitmask;\r
DDRE = curValue;\r
}\r
else if (base == PORT_K_BASE)\r
{\r
- curValue = DDRK & ~(bit);\r
+ curValue = DDRK & ~(bitmask);\r
if (direction == PORT_PIN_OUT)\r
- curValue = curValue | bit;\r
+ curValue = curValue | bitmask;\r
DDRK = curValue;\r
}\r
else if (base == PORT_H_BASE)\r
{\r
- curValue = DDRH & ~(bit);\r
+ curValue = DDRH & ~(bitmask);\r
if (direction == PORT_PIN_OUT)\r
- curValue = curValue | bit;\r
+ curValue = curValue | bitmask;\r
DDRH = curValue;\r
}\r
else if (base == PORT_J_BASE)\r
{\r
- curValue = DDRJ & ~(bit);\r
+ curValue = DDRJ & ~(bitmask);\r
if (direction == PORT_PIN_OUT)\r
- curValue = curValue | bit;\r
+ curValue = curValue | bitmask;\r
DDRJ = curValue;\r
}\r
else if (base == PORT_M_BASE)\r
{\r
- curValue = DDRM & ~(bit);\r
+ curValue = DDRM & ~(bitmask);\r
if (direction == PORT_PIN_OUT)\r
- curValue = curValue | bit;\r
+ curValue = curValue | bitmask;\r
DDRM = curValue;\r
}\r
else if (base == PORT_P_BASE)\r
{\r
- curValue = DDRP & ~(bit);\r
+ curValue = DDRP & ~(bitmask);\r
if (direction == PORT_PIN_OUT)\r
- curValue = curValue | bit;\r
+ curValue = curValue | bitmask;\r
DDRP = curValue;\r
}\r
else if (base == PORT_S_BASE)\r
{\r
- curValue = DDRS & ~(bit);\r
+ curValue = DDRS & ~(bitmask);\r
if (direction == PORT_PIN_OUT)\r
- curValue = curValue | bit;\r
+ curValue = curValue | bitmask;\r
DDRS = curValue;\r
}\r
else if (base == PORT_T_BASE)\r
{\r
- curValue = DDRT & ~(bit);\r
+ curValue = DDRT & ~(bitmask);\r
if (direction == PORT_PIN_OUT)\r
- curValue = curValue | bit;\r
+ curValue = curValue | bitmask;\r
DDRT = curValue;\r
}\r
else\r
#include <string.h>\r
#include "mpc55xx.h"\r
\r
+#define CHANNEL_PTR (&DioChannelConfigData)\r
+#define CHANNEL_GRP_PTR (&DioConfigData)\r
+#define PORT_PTR (&DioPortConfigData)\r
+\r
+\r
#if ( DIO_VERSION_INFO_API == STD_ON )\r
static Std_VersionInfoType _Dio_VersionInfo =\r
{\r
#include "Std_Types.h"\r
#include "Port.h"\r
#include "mpc55xx.h"\r
-#include <string.h>\r
#include "Det.h"\r
#include "Cpu.h"\r
+#include <string.h>\r
/* SHORT ON HW\r
* Have a bunch of ports:\r
* - PAxx, input only port\r
} Port_StateType;\r
\r
static Port_StateType _portState = PORT_UNINITIALIZED;\r
+static const Port_ConfigType * _configPtr = &PortConfigData;\r
\r
#if (PORT_DEV_ERROR_DETECT)\r
#define VALIDATE_PARAM_CONFIG(_ptr,_api) \\r
static Std_VersionInfoType _Port_VersionInfo =\r
{\r
.vendorID = (uint16)1,\r
- .moduleID = (uint16)1,\r
+ .moduleID = (uint16) MODULE_ID_PORT,\r
.instanceID = (uint8)1,\r
.sw_major_version = (uint8)PORT_SW_MAJOR_VERSION,\r
.sw_minor_version = (uint8)PORT_SW_MINOR_VERSION,\r
};\r
#endif\r
\r
-const Port_ConfigType * _configPtr = &PortConfigData;\r
void Port_Init(const Port_ConfigType *configType)\r
{\r
VALIDATE_PARAM_CONFIG(configType, PORT_INIT_ID);\r
cleanup: return;\r
}\r
\r
-#if ( PORT_PIN_DIRECTION_CHANGES_ALLOWED == STD_ON )\r
+#if ( PORT_SET_PIN_DIRECTION_API == STD_ON )\r
void Port_SetPinDirection( Port_PinType pin, Port_PinDirectionType direction )\r
{\r
VALIDATE_STATE_INIT(PORT_SET_PIN_DIRECTION_ID);\r
state = _Irq_Disable_save(); // Lock interrupts\r
SIU.PCR[pin].B.IBE = 1;\r
SIU.PCR[pin].B.OBE = 0;\r
- _Irq_Disable_restore(state); // Restore interrups\r
+ _Irq_Disable_restore(state); // Restore interrupts\r
}\r
else\r
{\r
state = _Irq_Disable_save(); // Lock interrupts\r
SIU.PCR[pin].B.IBE = 0;\r
SIU.PCR[pin].B.OBE = 1;\r
- _Irq_Disable_restore(state); // Restore interrups\r
+ _Irq_Disable_restore(state); // Restore interrupts\r
}\r
cleanup:return;\r
}\r
+#endif\r
\r
void Port_RefreshPortDirection( void )\r
{\r
VALIDATE_STATE_INIT(PORT_REFRESH_PORT_DIRECTION_ID);\r
vuint16_t * pcrPtr = &(SIU.PCR[0].R);\r
const uint16_t * padCfgPtr = _configPtr->padConfig;\r
- uint16_t bitMask = IBE_ENABLE|OBE_ENABLE;\r
+ uint16_t bitMask = PORT_IBE_ENABLE|PORT_OBE_ENABLE;\r
int i;\r
unsigned long state;\r
for (i=0; i < sizeof(SIU.PCR); i++)\r
\r
cleanup:return;\r
}\r
-#endif\r
\r
#if PORT_VERSION_INFO_API == STD_ON\r
void Port_GetVersionInfo(Std_VersionInfoType* versionInfo)\r
}\r
#endif\r
\r
+#if (PORT_SET_PIN_MODE_API == STD_ON)\r
void Port_SetPinMode(Port_PinType Pin, Port_PinModeType Mode)\r
{\r
VALIDATE_STATE_INIT(PORT_SET_PIN_MODE_ID);\r
SIU.PCR[Pin].R = Mode; // Put the selected mode to the PCR register\r
cleanup: return;\r
}\r
-\r
+#endif\r
} Dio_ChannelTypesType;\r
//@}\r
\r
-#define LED_CHANNEL (DIO_CHANNEL_H7)\r
+#define DIO_CHANNEL_NAME_LED_CHANNEL (DIO_CHANNEL_H7)\r
\r
-#define LED_PORT (DIO_PORT_H)\r
+#define DIO_PORT_NAME_LED_PORT (DIO_PORT_H)\r
\r
-#define LED_GROUP (&DioConfigData[0])\r
+#define DIO_GROUP_NAME_LED_PORT (&DioConfigData[0])\r
\r
// Channels\r
extern const Dio_ChannelType DioChannelConfigData[];\r
-#define CHANNEL_PTR (&DioChannelConfigData)\r
\r
// Port\r
extern const Dio_PortType DioPortConfigData[];\r
-#define PORT_PTR (&DioPortConfigData)\r
\r
// Channel group\r
extern const Dio_ChannelGroupType DioConfigData[];\r
-#define CHANNEL_GRP_PTR (&DioConfigData)\r
\r
\r
#endif /*DIO_CFG_H_*/\r
\r
const Dio_ChannelType DioChannelConfigData[] =\r
{\r
- LED_CHANNEL,\r
+ DIO_CHANNEL_NAME_LED_CHANNEL,\r
DIO_END_OF_LIST,\r
};\r
\r
const Dio_PortType DioPortConfigData[] =\r
{\r
- LED_PORT,\r
+ DIO_PORT_NAME_LED_PORT,\r
DIO_END_OF_LIST\r
};\r
\r
#define PORT_P_BASE 0x0800\r
#define PORT_S_BASE 0x0900\r
#define PORT_T_BASE 0x0A00\r
-#define BITMASK 0x00FF\r
-#define BASEMASK 0xFF00;\r
+#define PORT_BITMASK 0x00FF\r
+#define PORT_BASEMASK 0xFF00;\r
\r
/** HW specific symbolic names of pins */\r
/** @req PORT013 */\r
typedef enum\r
{\r
- PA0 = PORT_A_BASE,\r
- PA1,\r
- PA2,\r
- PA3,\r
- PA4,\r
- PA5,\r
- PA6,\r
- PA7,\r
- PB0 = PORT_B_BASE,\r
- PB1,\r
- PB2,\r
- PB3,\r
- PB4,\r
- PB5,\r
- PB6,\r
- PB7,\r
- PE0 = PORT_E_BASE,\r
- PE1,\r
- PE2,\r
- PE3,\r
- PE4,\r
- PE5,\r
- PE6,\r
- PE7,\r
- PH0 = PORT_H_BASE,\r
- PH1,\r
- PH2,\r
- PH3,\r
- PH4,\r
- PH5,\r
- PH6,\r
- PH7,\r
- PJ0 = PORT_J_BASE,\r
- PJ1,\r
- PJ2,\r
- PJ3,\r
- PJ4,\r
- PJ5,\r
- PJ6,\r
- PJ7,\r
- PK0 = PORT_K_BASE,\r
- PK1,\r
- PK2,\r
- PK3,\r
- PK4,\r
- PK5,\r
- PK6,\r
- PK7,\r
- PM0 = PORT_M_BASE,\r
- PM1,\r
- PM2,\r
- PM3,\r
- PM4,\r
- PM5,\r
- PM6,\r
- PM7,\r
- PP0 = PORT_P_BASE,\r
- PP1,\r
- PP2,\r
- PP3,\r
- PP4,\r
- PP5,\r
- PP6,\r
- PP7,\r
- PS0 = PORT_S_BASE,\r
- PS1,\r
- PS2,\r
- PS3,\r
- PS4,\r
- PS5,\r
- PS6,\r
- PS7,\r
- PT0 = PORT_T_BASE,\r
- PT1,\r
- PT2,\r
- PT3,\r
- PT4,\r
- PT5,\r
- PT6,\r
- PT7,\r
+ PORT_PA0 = PORT_A_BASE,\r
+ PORT_PA1,\r
+ PORT_PA2,\r
+ PORT_PA3,\r
+ PORT_PA4,\r
+ PORT_PA5,\r
+ PORT_PA6,\r
+ PORT_PA7,\r
+ PORT_PB0 = PORT_B_BASE,\r
+ PORT_PB1,\r
+ PORT_PB2,\r
+ PORT_PB3,\r
+ PORT_PB4,\r
+ PORT_PB5,\r
+ PORT_PB6,\r
+ PORT_PB7,\r
+ PORT_PE0 = PORT_E_BASE,\r
+ PORT_PE1,\r
+ PORT_PE2,\r
+ PORT_PE3,\r
+ PORT_PE4,\r
+ PORT_PE5,\r
+ PORT_PE6,\r
+ PORT_PE7,\r
+ PORT_PH0 = PORT_H_BASE,\r
+ PORT_PH1,\r
+ PORT_PH2,\r
+ PORT_PH3,\r
+ PORT_PH4,\r
+ PORT_PH5,\r
+ PORT_PH6,\r
+ PORT_PH7,\r
+ PORT_PJ0 = PORT_J_BASE,\r
+ PORT_PJ1,\r
+ PORT_PJ2,\r
+ PORT_PJ3,\r
+ PORT_PJ4,\r
+ PORT_PJ5,\r
+ PORT_PJ6,\r
+ PORT_PJ7,\r
+ PORT_PK0 = PORT_K_BASE,\r
+ PORT_PK1,\r
+ PORT_PK2,\r
+ PORT_PK3,\r
+ PORT_PK4,\r
+ PORT_PK5,\r
+ PORT_PK6,\r
+ PORT_PK7,\r
+ PORT_PM0 = PORT_M_BASE,\r
+ PORT_PM1,\r
+ PORT_PM2,\r
+ PORT_PM3,\r
+ PORT_PM4,\r
+ PORT_PM5,\r
+ PORT_PM6,\r
+ PORT_PM7,\r
+ PORT_PP0 = PORT_P_BASE,\r
+ PORT_PP1,\r
+ PORT_PP2,\r
+ PORT_PP3,\r
+ PORT_PP4,\r
+ PORT_PP5,\r
+ PORT_PP6,\r
+ PORT_PP7,\r
+ PORT_PS0 = PORT_S_BASE,\r
+ PORT_PS1,\r
+ PORT_PS2,\r
+ PORT_PS3,\r
+ PORT_PS4,\r
+ PORT_PS5,\r
+ PORT_PS6,\r
+ PORT_PS7,\r
+ PORT_PT0 = PORT_T_BASE,\r
+ PORT_PT1,\r
+ PORT_PT2,\r
+ PORT_PT3,\r
+ PORT_PT4,\r
+ PORT_PT5,\r
+ PORT_PT6,\r
+ PORT_PT7,\r
} Port_PinType;\r
\r
/** @req PORT124 */\r
\r
// Channels \r
extern const Dio_ChannelType DioChannelConfigData[];\r
-#define CHANNEL_PTR (&DioChannelConfigData)\r
-\r
// Port\r
extern const Dio_PortType DioPortConfigData[];\r
-#define PORT_PTR (&DioPortConfigData)\r
-\r
// Channel group\r
extern const Dio_ChannelGroupType DioConfigData[];\r
-#define CHANNEL_GRP_PTR (&DioConfigData)\r
\r
// Mapping of logical ports to physical \r
#ifdef CFG_BRD_MPC5516IT\r
\r
// Channels \r
-#define LEDS_LED4 (DIO_CHANNEL_D4)\r
-#define LEDS_LED5 (DIO_CHANNEL_D5)\r
+#define DIO_CHANNEL_NAME_LEDS_LED4 (DIO_CHANNEL_D4)\r
+#define DIO_CHANNEL_NAME_LEDS_LED5 (DIO_CHANNEL_D5)\r
\r
// Port\r
-#define LED_PORT (DIO_PORT_D)\r
+#define DIO_PORT_NAME_LED_PORT (DIO_PORT_D)\r
\r
// Channel group\r
-#define LED_GRP_PTR (&DioConfigData[0])\r
+#define DIO_GROUP_NAME_LED_GRP_PTR (&DioConfigData[0])\r
\r
#else\r
//\r
// Channels\r
// \r
-#define CONTROL_BUS_EN \r
-#define CONTROL_BUS_STB\r
-#define CONTROL_BUS_ERR\r
-#define CONTROL_BUS_S_PLUS_ST\r
-#define CONTROL_BUS_S_MINUS_ST\r
-#define CONTROL_BUS_S_PLUS_IN\r
+#define DIO_CONTROL_BUS_EN \r
+#define DIO_CONTROL_BUS_STB\r
+#define DIO_CONTROL_BUS_ERR\r
+#define DIO_CONTROL_BUS_S_PLUS_ST\r
+#define DIO_CONTROL_BUS_S_MINUS_ST\r
+#define DIO_CONTROL_BUS_S_PLUS_IN\r
\r
-#define MULTILINK_SO_IN\r
-#define MULTILINK_SO_ST\r
+#define DIO_MULTILINK_SO_IN\r
+#define DIO_MULTILINK_SO_ST\r
\r
-#define DATALINK_CANERR\r
-#define DATALINK_CANEN\r
-#define DATALINK_CANSTB\r
+#define DIO_DATALINK_CANERR\r
+#define DIO_DATALINK_CANEN\r
+#define DIO_DATALINK_CANSTB\r
\r
-#define RF_PWM\r
-#define RF_C1\r
-#define RF_C2\r
+#define DIO_RF_PWM\r
+#define DIO_RF_C1\r
+#define DIO_RF_C2\r
\r
-#define IO_SOUND_EN\r
-#define IO_SOUND\r
+#define DIO_IO_SOUND_EN\r
+#define DIO_IO_SOUND\r
\r
//\r
// Channel groups\r
//\r
-#define CONTROL_BUS (DioConfigData)\r
-#define MULTILINK_BUS (DioConfigData)\r
-#define RF (DioConfigData)\r
-#define IO (DioConfigData)\r
+#define DIO_CONTROL_BUS (DioConfigData)\r
+#define DIO_MULTILINK_BUS (DioConfigData)\r
+#define DIO_RF (DioConfigData)\r
+#define DIO_IO (DioConfigData)\r
\r
//\r
// Port mapping\r
#include "Dio_Cfg.h"\r
\r
const Dio_ChannelType DioChannelConfigData[] =\r
-{ LEDS_LED4, LEDS_LED5, DIO_END_OF_LIST, };\r
+{ DIO_CHANNEL_NAME_LEDS_LED4, DIO_CHANNEL_NAME_LEDS_LED5, DIO_END_OF_LIST, };\r
\r
const Dio_PortType DioPortConfigData[] =\r
-{ LED_PORT, DIO_END_OF_LIST };\r
+{ DIO_PORT_NAME_LED_PORT, DIO_END_OF_LIST };\r
\r
const Dio_ChannelGroupType DioConfigData[] =\r
{\r
- { .port = LED_PORT, .offset = 4, .mask = 0x30, },\r
+ { .port = DIO_PORT_NAME_LED_PORT, .offset = 4, .mask = 0x30, },\r
{ .port = DIO_END_OF_LIST, .offset = DIO_END_OF_LIST, .mask = DIO_END_OF_LIST, },\r
};\r
\r
// Input: PA,OBE,IBE,HYS,WPE,WPS\r
// Output: PA,OBE,IBE,ODE,SRC,(WPE,WPS)\r
\r
-#define PCR_PWM PCR_BOOTCFG\r
+#define PCR_PWM PORT_PCR_BOOTCFG\r
#define PCR_ADC (0)\r
-#define PCR_IO_INPUT PCR_BOOTCFG\r
-#define PCR_IO_OUTPUT OBE_ENABLE\r
-#define PCR_CAN (0)\r
-#define PCR_SPI PCR_BOOTCFG\r
-#define PCR_I2C PCR_BOOTCFG\r
+#define PCR_IO_INPUT PORT_PCR_BOOTCFG\r
+#define PCR_IO_OUTPUT PORT_OBE_ENABLE\r
+#define PCR_CAN (0)\r
+#define PCR_SPI PORT_PCR_BOOTCFG\r
+#define PCR_I2C PORT_PCR_BOOTCFG\r
\r
\r
const uint16_t PortPadConfigData[] =\r
{\r
// pad 0-15\r
- PCR_ADC|PA_FUNC1, /* PA0, AN0 */\r
- PCR_RESET, /* PA1 */\r
- PCR_RESET, /* PA2 */\r
- PCR_RESET, /* PA3 */\r
- PCR_RESET, /* PA4 */\r
- PCR_RESET, /* PA5 */\r
- PCR_RESET, /* PA6, */\r
- PCR_RESET, /* PA7(input only) */\r
- PCR_RESET, /* PA8(input only) */\r
- PCR_RESET, /* PA9(input only) */\r
- PCR_RESET, /* PA10(input only) */\r
- PCR_RESET, /* PA11(input only) */\r
- PCR_RESET, /* PA12(input only) */\r
- PCR_RESET, /* PA13(input only) */\r
- PCR_RESET, /* PA14(input only) */\r
- PCR_RESET, /* PA15(input only) */\r
+ PCR_ADC|PORT_PA_FUNC1, /* PA0, AN0 */\r
+ PORT_PCR_RESET, /* PA1 */\r
+ PORT_PCR_RESET, /* PA2 */\r
+ PORT_PCR_RESET, /* PA3 */\r
+ PORT_PCR_RESET, /* PA4 */\r
+ PORT_PCR_RESET, /* PA5 */\r
+ PORT_PCR_RESET, /* PA6, */\r
+ PORT_PCR_RESET, /* PA7(input only) */\r
+ PORT_PCR_RESET, /* PA8(input only) */\r
+ PORT_PCR_RESET, /* PA9(input only) */\r
+ PORT_PCR_RESET, /* PA10(input only) */\r
+ PORT_PCR_RESET, /* PA11(input only) */\r
+ PORT_PCR_RESET, /* PA12(input only) */\r
+ PORT_PCR_RESET, /* PA13(input only) */\r
+ PORT_PCR_RESET, /* PA14(input only) */\r
+ PORT_PCR_RESET, /* PA15(input only) */\r
\r
// pad 16-31\r
- PCR_RESET, /* PB0 */\r
- PCR_RESET, /* PB1 */\r
- PCR_RESET, /* PB2 */\r
- PCR_RESET, /* PB3 */\r
- PCR_RESET, /* PB4 */\r
- PCR_RESET, /* PB5 */\r
- PCR_RESET, /* PB6 */\r
- PCR_RESET, /* PB7 */\r
- PCR_RESET, /* PB8 */\r
- PCR_RESET, /* PB9 */\r
- PCR_RESET, /* PB10 */\r
- PCR_RESET, /* PB11 */\r
- PCR_RESET, /* PB12 */\r
- PCR_RESET, /* PB13 */\r
- PCR_RESET, /* PB14 */\r
- PCR_RESET, /* PB15 */\r
+ PORT_PCR_RESET, /* PB0 */\r
+ PORT_PCR_RESET, /* PB1 */\r
+ PORT_PCR_RESET, /* PB2 */\r
+ PORT_PCR_RESET, /* PB3 */\r
+ PORT_PCR_RESET, /* PB4 */\r
+ PORT_PCR_RESET, /* PB5 */\r
+ PORT_PCR_RESET, /* PB6 */\r
+ PORT_PCR_RESET, /* PB7 */\r
+ PORT_PCR_RESET, /* PB8 */\r
+ PORT_PCR_RESET, /* PB9 */\r
+ PORT_PCR_RESET, /* PB10 */\r
+ PORT_PCR_RESET, /* PB11 */\r
+ PORT_PCR_RESET, /* PB12 */\r
+ PORT_PCR_RESET, /* PB13 */\r
+ PORT_PCR_RESET, /* PB14 */\r
+ PORT_PCR_RESET, /* PB15 */\r
\r
// pad 32-47\r
- PCR_RESET, /* PC0/emios0 */\r
- PCR_RESET, // PC1\r
- PCR_RESET, // PC2\r
- PCR_RESET, /* PC3 */\r
- PCR_RESET, /* PC4 */\r
- PCR_RESET, /* PC5 */\r
- PCR_RESET, /* PC6 */\r
- PCR_RESET, /* PC7 */\r
- PCR_RESET, /* PC8 */\r
- PCR_RESET, /* PC9 */\r
- PCR_RESET, /* PC10 */\r
- PCR_RESET, /* PC11 */\r
- PCR_RESET, /* PC12 */\r
- PCR_RESET, /* PC13 */\r
- PCR_RESET, /* PC14 */\r
- PCR_RESET, /* PC15 */\r
+ PORT_PCR_RESET, /* PC0/emios0 */\r
+ PORT_PCR_RESET, // PC1\r
+ PORT_PCR_RESET, // PC2\r
+ PORT_PCR_RESET, /* PC3 */\r
+ PORT_PCR_RESET, /* PC4 */\r
+ PORT_PCR_RESET, /* PC5 */\r
+ PORT_PCR_RESET, /* PC6 */\r
+ PORT_PCR_RESET, /* PC7 */\r
+ PORT_PCR_RESET, /* PC8 */\r
+ PORT_PCR_RESET, /* PC9 */\r
+ PORT_PCR_RESET, /* PC10 */\r
+ PORT_PCR_RESET, /* PC11 */\r
+ PORT_PCR_RESET, /* PC12 */\r
+ PORT_PCR_RESET, /* PC13 */\r
+ PORT_PCR_RESET, /* PC14 */\r
+ PORT_PCR_RESET, /* PC15 */\r
\r
// pad 48-63\r
- (PCR_CAN|PA_FUNC1), /* PD0, CAN_A, Tx */\r
- (PCR_CAN|PA_FUNC1), /* PD1, CAN_A, Rx */\r
- PCR_BOOTCFG, /* PD2 */\r
- PCR_RESET, /* PD3 */\r
+ (PCR_CAN|PORT_PA_FUNC1), /* PD0, CAN_A, Tx */\r
+ (PCR_CAN|PORT_PA_FUNC1), /* PD1, CAN_A, Rx */\r
+ PORT_PCR_BOOTCFG, /* PD2 */\r
+ PORT_PCR_RESET, /* PD3 */\r
PCR_IO_OUTPUT, /* PD4, LED */\r
PCR_IO_OUTPUT, /* PD5, LED */\r
- PCR_RESET, /* PD6 , SCI_RS232??*/\r
- PCR_RESET, /* PD7 , SCI_RS232??*/\r
- (PA_FUNC1 | OBE_ENABLE | SLEW_RATE_MAX), /* PD8 LIN TX */\r
- (PA_FUNC1 | IBE_ENABLE), /* PD9 LIN RX */\r
- PCR_RESET, /* PD10 */\r
- PCR_RESET, /* PD11 */\r
- (PA_FUNC1 | OBE_ENABLE | SLEW_RATE_MAX), /* PD12 SPIB_CS0 */\r
- (PA_FUNC1 | OBE_ENABLE | SLEW_RATE_MAX), /* PD13 SPIB_CLK*/\r
- (PA_FUNC1 | OBE_ENABLE | SLEW_RATE_MAX), /* PD14 SPIB_SO*/\r
- (PA_FUNC1 | IBE_ENABLE), /* PD15 SPIB_SI*/\r
+ PORT_PCR_RESET, /* PD6 , SCI_RS232??*/\r
+ PORT_PCR_RESET, /* PD7 , SCI_RS232??*/\r
+ (PORT_PA_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MAX), /* PD8 LIN TX */\r
+ (PORT_PA_FUNC1 | PORT_IBE_ENABLE), /* PD9 LIN RX */\r
+ PORT_PCR_RESET, /* PD10 */\r
+ PORT_PCR_RESET, /* PD11 */\r
+ (PORT_PA_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MAX), /* PD12 SPIB_CS0 */\r
+ (PORT_PA_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MAX), /* PD13 SPIB_CLK*/\r
+ (PORT_PA_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MAX), /* PD14 SPIB_SO*/\r
+ (PORT_PA_FUNC1 | PORT_IBE_ENABLE), /* PD15 SPIB_SI*/\r
\r
// pad 64-79\r
- (PA_FUNC1 | OBE_ENABLE | SLEW_RATE_MAX), /* PE0 SPIA_CS1 */\r
- (PA_FUNC1 | OBE_ENABLE | SLEW_RATE_MAX), /* PE1 SPIA_CS2*/\r
- PCR_RESET, /* PE2 */\r
- (PA_FUNC1 | OBE_ENABLE | SLEW_RATE_MAX), /* PE3 SPIA_CLK*/\r
- (PA_FUNC1 | OBE_ENABLE | SLEW_RATE_MAX), /* PE4 SPIA_SO*/\r
- (PA_FUNC1 | IBE_ENABLE), /* PE5 SPIA_SI*/\r
- PCR_RESET, /* PE6 */\r
- PCR_RESET, /* PE7 */\r
- PCR_RESET, /* PE8 */\r
- PCR_RESET, /* PE9 */\r
- PCR_RESET, /* PE10 */\r
- PCR_RESET, /* PE11 */\r
- PCR_RESET, /* PE12 */\r
- PCR_RESET, /* PE13 */\r
- PCR_RESET, /* PE14 */\r
- PCR_RESET, /* PE15 */\r
+ (PORT_PA_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MAX), /* PE0 SPIA_CS1 */\r
+ (PORT_PA_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MAX), /* PE1 SPIA_CS2*/\r
+ PORT_PCR_RESET, /* PE2 */\r
+ (PORT_PA_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MAX), /* PE3 SPIA_CLK*/\r
+ (PORT_PA_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MAX), /* PE4 SPIA_SO*/\r
+ (PORT_PA_FUNC1 | PORT_IBE_ENABLE), /* PE5 SPIA_SI*/\r
+ PORT_PCR_RESET, /* PE6 */\r
+ PORT_PCR_RESET, /* PE7 */\r
+ PORT_PCR_RESET, /* PE8 */\r
+ PORT_PCR_RESET, /* PE9 */\r
+ PORT_PCR_RESET, /* PE10 */\r
+ PORT_PCR_RESET, /* PE11 */\r
+ PORT_PCR_RESET, /* PE12 */\r
+ PORT_PCR_RESET, /* PE13 */\r
+ PORT_PCR_RESET, /* PE14 */\r
+ PORT_PCR_RESET, /* PE15 */\r
\r
// pad 80-95\r
- PCR_RESET, /* PF0 */\r
- PCR_RESET, /* PF1 */\r
- PCR_RESET, /* PF2 */\r
- PCR_RESET, /* PF3 */\r
- PCR_RESET, /* PF4 */\r
- PCR_RESET, /* PF5 */\r
- PCR_RESET, /* PF6 */\r
- PCR_RESET, /* PF7 */\r
- PCR_RESET, /* PF8 */\r
- PCR_RESET, /* PF9 */\r
- PCR_RESET, /* PF10 */\r
- PCR_RESET, /* PF11 */\r
- PA_FUNC2|OBE_ENABLE|PULL_UP, /* PF12 SCI_D Transmit, J1708 Tx*/\r
- PA_FUNC2|IBE_ENABLE|PULL_UP, /* PF13 SCI_D Receive, J1708 Rx*/\r
- PCR_RESET, /* PF14 */\r
- PCR_RESET, /* PF15 */\r
+ PORT_PCR_RESET, /* PF0 */\r
+ PORT_PCR_RESET, /* PF1 */\r
+ PORT_PCR_RESET, /* PF2 */\r
+ PORT_PCR_RESET, /* PF3 */\r
+ PORT_PCR_RESET, /* PF4 */\r
+ PORT_PCR_RESET, /* PF5 */\r
+ PORT_PCR_RESET, /* PF6 */\r
+ PORT_PCR_RESET, /* PF7 */\r
+ PORT_PCR_RESET, /* PF8 */\r
+ PORT_PCR_RESET, /* PF9 */\r
+ PORT_PCR_RESET, /* PF10 */\r
+ PORT_PCR_RESET, /* PF11 */\r
+ PORT_PA_FUNC2|PORT_OBE_ENABLE|PORT_PULL_UP, /* PF12 SCI_D Transmit, J1708 Tx*/\r
+ PORT_PA_FUNC2|PORT_IBE_ENABLE|PORT_PULL_UP, /* PF13 SCI_D Receive, J1708 Rx*/\r
+ PORT_PCR_RESET, /* PF14 */\r
+ PORT_PCR_RESET, /* PF15 */\r
\r
// pad 96-111\r
- PCR_RESET, /* PG0 */\r
- PA_FUNC2|IBE_ENABLE|PULL_UP, /* PG1 eMIOS[17], J1708 Edgedetect*/\r
- PCR_RESET, /* PG2 */\r
- PCR_RESET, /* PG3 */\r
- PCR_RESET, /* PG4 */\r
- PCR_RESET, /* PG5 */\r
- PCR_RESET, /* PG6 */\r
- PCR_RESET, /* PG7 */\r
- PCR_RESET, /* PG8 */\r
- PCR_RESET, /* PG9 */\r
- PCR_RESET, /* PG10 */\r
- PCR_RESET, /* PG11 */\r
- PCR_RESET, /* PG12 */\r
- PCR_RESET, /* PG13 */\r
- PCR_RESET, /* PG14 */\r
- PCR_RESET, /* PG15 */\r
+ PORT_PCR_RESET, /* PG0 */\r
+ PORT_PA_FUNC2|PORT_IBE_ENABLE|PORT_PULL_UP, /* PG1 eMIOS[17], J1708 Edgedetect*/\r
+ PORT_PCR_RESET, /* PG2 */\r
+ PORT_PCR_RESET, /* PG3 */\r
+ PORT_PCR_RESET, /* PG4 */\r
+ PORT_PCR_RESET, /* PG5 */\r
+ PORT_PCR_RESET, /* PG6 */\r
+ PORT_PCR_RESET, /* PG7 */\r
+ PORT_PCR_RESET, /* PG8 */\r
+ PORT_PCR_RESET, /* PG9 */\r
+ PORT_PCR_RESET, /* PG10 */\r
+ PORT_PCR_RESET, /* PG11 */\r
+ PORT_PCR_RESET, /* PG12 */\r
+ PORT_PCR_RESET, /* PG13 */\r
+ PORT_PCR_RESET, /* PG14 */\r
+ PORT_PCR_RESET, /* PG15 */\r
\r
// pad 112-127\r
- PCR_RESET, /* PH0 */\r
- PCR_RESET, /* PH1 */\r
- PCR_RESET, /* PH2 */\r
- PCR_RESET, /* PH3 */\r
- PCR_RESET, /* PH4 */\r
- PCR_RESET, /* PH5 */\r
- PCR_RESET, /* PH6 */\r
- PCR_RESET, /* PH7 */\r
- PCR_RESET, /* PH8 */\r
- PCR_RESET, /* PH9 */\r
- PCR_RESET, /* PH10 */\r
- PCR_RESET, /* PH11 */\r
- PCR_RESET, /* PH12 */\r
- PCR_RESET, /* PH13 */\r
- PCR_RESET, /* PH14 */\r
- PCR_RESET, /* PH15 */\r
+ PORT_PCR_RESET, /* PH0 */\r
+ PORT_PCR_RESET, /* PH1 */\r
+ PORT_PCR_RESET, /* PH2 */\r
+ PORT_PCR_RESET, /* PH3 */\r
+ PORT_PCR_RESET, /* PH4 */\r
+ PORT_PCR_RESET, /* PH5 */\r
+ PORT_PCR_RESET, /* PH6 */\r
+ PORT_PCR_RESET, /* PH7 */\r
+ PORT_PCR_RESET, /* PH8 */\r
+ PORT_PCR_RESET, /* PH9 */\r
+ PORT_PCR_RESET, /* PH10 */\r
+ PORT_PCR_RESET, /* PH11 */\r
+ PORT_PCR_RESET, /* PH12 */\r
+ PORT_PCR_RESET, /* PH13 */\r
+ PORT_PCR_RESET, /* PH14 */\r
+ PORT_PCR_RESET, /* PH15 */\r
\r
// pad 128-143\r
- PCR_RESET, /* PJ0 */\r
- PCR_RESET, /* PJ1 */\r
- PCR_RESET, /* PJ2 */\r
- PCR_RESET, /* PJ3 */\r
- PCR_RESET, /* PJ4 */\r
- PCR_RESET, /* PJ5 */\r
- PCR_RESET, /* PJ6 */\r
- PCR_RESET, /* PJ7 */\r
- PCR_RESET, /* PJ8 */\r
- PCR_RESET, /* PJ9 */\r
- PCR_RESET, /* PJ10 */\r
- PCR_RESET, /* PJ11 */\r
- PCR_RESET, /* PJ12 */\r
- PCR_RESET, /* PJ13 */\r
- PCR_RESET, /* PJ14 */\r
- PCR_RESET, /* PJ15 */\r
+ PORT_PCR_RESET, /* PJ0 */\r
+ PORT_PCR_RESET, /* PJ1 */\r
+ PORT_PCR_RESET, /* PJ2 */\r
+ PORT_PCR_RESET, /* PJ3 */\r
+ PORT_PCR_RESET, /* PJ4 */\r
+ PORT_PCR_RESET, /* PJ5 */\r
+ PORT_PCR_RESET, /* PJ6 */\r
+ PORT_PCR_RESET, /* PJ7 */\r
+ PORT_PCR_RESET, /* PJ8 */\r
+ PORT_PCR_RESET, /* PJ9 */\r
+ PORT_PCR_RESET, /* PJ10 */\r
+ PORT_PCR_RESET, /* PJ11 */\r
+ PORT_PCR_RESET, /* PJ12 */\r
+ PORT_PCR_RESET, /* PJ13 */\r
+ PORT_PCR_RESET, /* PJ14 */\r
+ PORT_PCR_RESET, /* PJ15 */\r
\r
// pad 144-145\r
- PCR_RESET, /* PK0 (input only) */\r
- PCR_RESET, /* PK1 (input only)*/\r
+ PORT_PCR_RESET, /* PK0 (input only) */\r
+ PORT_PCR_RESET, /* PK1 (input only)*/\r
};\r
\r
\r
-#define GPDO_RESET 0\r
+#define PORT_GPDO_RESET 0\r
\r
const uint8_t PortOutConfigData[] =\r
{\r
// pad 16-31\r
- GPDO_RESET, /* PB0 */\r
- GPDO_RESET, /* PB1 */\r
- GPDO_RESET, /* PB2 */\r
- GPDO_RESET, /* PB3 */\r
- GPDO_RESET, /* PB4 */\r
- GPDO_RESET, /* PB5 */\r
- GPDO_RESET, /* PB6 */\r
- GPDO_RESET, /* PB7 */\r
- GPDO_RESET, /* PB8 */\r
- GPDO_RESET, /* PB9 */\r
- GPDO_RESET, /* PB10 */\r
- GPDO_RESET, /* PB11 */\r
- GPDO_RESET, /* PB12 */\r
- GPDO_RESET, /* PB13 */\r
- GPDO_RESET, /* PB14 */\r
- GPDO_RESET, /* PB15 */\r
+ PORT_GPDO_RESET, /* PB0 */\r
+ PORT_GPDO_RESET, /* PB1 */\r
+ PORT_GPDO_RESET, /* PB2 */\r
+ PORT_GPDO_RESET, /* PB3 */\r
+ PORT_GPDO_RESET, /* PB4 */\r
+ PORT_GPDO_RESET, /* PB5 */\r
+ PORT_GPDO_RESET, /* PB6 */\r
+ PORT_GPDO_RESET, /* PB7 */\r
+ PORT_GPDO_RESET, /* PB8 */\r
+ PORT_GPDO_RESET, /* PB9 */\r
+ PORT_GPDO_RESET, /* PB10 */\r
+ PORT_GPDO_RESET, /* PB11 */\r
+ PORT_GPDO_RESET, /* PB12 */\r
+ PORT_GPDO_RESET, /* PB13 */\r
+ PORT_GPDO_RESET, /* PB14 */\r
+ PORT_GPDO_RESET, /* PB15 */\r
\r
// pad 32-47\r
- GPDO_RESET, /* PC0 */\r
- GPDO_RESET, /* PC1 */\r
- GPDO_RESET, /* PC2 */\r
- GPDO_RESET, /* PC3 */\r
- GPDO_RESET, /* PC4 */\r
- GPDO_RESET, /* PC5 */\r
- GPDO_RESET, /* PC6 */\r
- GPDO_RESET, /* PC7 */\r
- GPDO_RESET, /* PC8 */\r
- GPDO_RESET, /* PC9 */\r
- GPDO_RESET, /* PC10 */\r
- GPDO_RESET, /* PC11 */\r
- GPDO_RESET, /* PC12 */\r
- GPDO_RESET, /* PC13 */\r
- GPDO_RESET, /* PC14 */\r
- GPDO_RESET, /* PC15 */\r
+ PORT_GPDO_RESET, /* PC0 */\r
+ PORT_GPDO_RESET, /* PC1 */\r
+ PORT_GPDO_RESET, /* PC2 */\r
+ PORT_GPDO_RESET, /* PC3 */\r
+ PORT_GPDO_RESET, /* PC4 */\r
+ PORT_GPDO_RESET, /* PC5 */\r
+ PORT_GPDO_RESET, /* PC6 */\r
+ PORT_GPDO_RESET, /* PC7 */\r
+ PORT_GPDO_RESET, /* PC8 */\r
+ PORT_GPDO_RESET, /* PC9 */\r
+ PORT_GPDO_RESET, /* PC10 */\r
+ PORT_GPDO_RESET, /* PC11 */\r
+ PORT_GPDO_RESET, /* PC12 */\r
+ PORT_GPDO_RESET, /* PC13 */\r
+ PORT_GPDO_RESET, /* PC14 */\r
+ PORT_GPDO_RESET, /* PC15 */\r
\r
// pad 48-63\r
- GPDO_RESET, /* PD0 */\r
- GPDO_RESET, /* PD1 */\r
- GPDO_RESET, /* PD2 */\r
- GPDO_RESET, /* PD3 */\r
- GPDO_RESET, /* PD4 */\r
- GPDO_RESET, /* PD5 */\r
- GPDO_RESET, /* PD6 */\r
- GPDO_RESET, /* PD7 */\r
- GPDO_RESET, /* PD8 */\r
- GPDO_RESET, /* PD9 */\r
- GPDO_RESET, /* PD10 */\r
- GPDO_RESET, /* PD11 */\r
- GPDO_RESET, /* PD12 */\r
- GPDO_RESET, /* PD13 */\r
- GPDO_RESET, /* PD14 */\r
- GPDO_RESET, /* PD15 */\r
+ PORT_GPDO_RESET, /* PD0 */\r
+ PORT_GPDO_RESET, /* PD1 */\r
+ PORT_GPDO_RESET, /* PD2 */\r
+ PORT_GPDO_RESET, /* PD3 */\r
+ PORT_GPDO_RESET, /* PD4 */\r
+ PORT_GPDO_RESET, /* PD5 */\r
+ PORT_GPDO_RESET, /* PD6 */\r
+ PORT_GPDO_RESET, /* PD7 */\r
+ PORT_GPDO_RESET, /* PD8 */\r
+ PORT_GPDO_RESET, /* PD9 */\r
+ PORT_GPDO_RESET, /* PD10 */\r
+ PORT_GPDO_RESET, /* PD11 */\r
+ PORT_GPDO_RESET, /* PD12 */\r
+ PORT_GPDO_RESET, /* PD13 */\r
+ PORT_GPDO_RESET, /* PD14 */\r
+ PORT_GPDO_RESET, /* PD15 */\r
\r
// pad 64-79\r
- GPDO_RESET, /* PE0 */\r
- GPDO_RESET, /* PE1 */\r
- GPDO_RESET, /* PE2 */\r
- GPDO_RESET, /* PE3 */\r
- GPDO_RESET, /* PE4 */\r
- GPDO_RESET, /* PE5 */\r
- GPDO_RESET, /* PE6 */\r
- GPDO_RESET, /* PE7 */\r
- GPDO_RESET, /* PE8 */\r
- GPDO_RESET, /* PE9 */\r
- GPDO_RESET, /* PE10 */\r
- GPDO_RESET, /* PE11 */\r
- GPDO_RESET, /* PE12 */\r
- GPDO_RESET, /* PE13 */\r
- GPDO_RESET, /* PE14 */\r
- GPDO_RESET, /* PE15 */\r
+ PORT_GPDO_RESET, /* PE0 */\r
+ PORT_GPDO_RESET, /* PE1 */\r
+ PORT_GPDO_RESET, /* PE2 */\r
+ PORT_GPDO_RESET, /* PE3 */\r
+ PORT_GPDO_RESET, /* PE4 */\r
+ PORT_GPDO_RESET, /* PE5 */\r
+ PORT_GPDO_RESET, /* PE6 */\r
+ PORT_GPDO_RESET, /* PE7 */\r
+ PORT_GPDO_RESET, /* PE8 */\r
+ PORT_GPDO_RESET, /* PE9 */\r
+ PORT_GPDO_RESET, /* PE10 */\r
+ PORT_GPDO_RESET, /* PE11 */\r
+ PORT_GPDO_RESET, /* PE12 */\r
+ PORT_GPDO_RESET, /* PE13 */\r
+ PORT_GPDO_RESET, /* PE14 */\r
+ PORT_GPDO_RESET, /* PE15 */\r
\r
// pad 80-95\r
- GPDO_RESET, /* PF0 */\r
- GPDO_RESET, /* PF1 */\r
- GPDO_RESET, /* PF2 */\r
- GPDO_RESET, /* PF3 */\r
- GPDO_RESET, /* PF4 */\r
- GPDO_RESET, /* PF5 */\r
- GPDO_RESET, /* PF6 */\r
- GPDO_RESET, /* PF7 */\r
- GPDO_RESET, /* PF8 */\r
- GPDO_RESET, /* PF9 */\r
- GPDO_RESET, /* PF10 */\r
- GPDO_RESET, /* PF11 */\r
- GPDO_RESET, /* PF12 */\r
- GPDO_RESET, /* PF13 */\r
- GPDO_RESET, /* PF14 */\r
- GPDO_RESET, /* PF15 */\r
+ PORT_GPDO_RESET, /* PF0 */\r
+ PORT_GPDO_RESET, /* PF1 */\r
+ PORT_GPDO_RESET, /* PF2 */\r
+ PORT_GPDO_RESET, /* PF3 */\r
+ PORT_GPDO_RESET, /* PF4 */\r
+ PORT_GPDO_RESET, /* PF5 */\r
+ PORT_GPDO_RESET, /* PF6 */\r
+ PORT_GPDO_RESET, /* PF7 */\r
+ PORT_GPDO_RESET, /* PF8 */\r
+ PORT_GPDO_RESET, /* PF9 */\r
+ PORT_GPDO_RESET, /* PF10 */\r
+ PORT_GPDO_RESET, /* PF11 */\r
+ PORT_GPDO_RESET, /* PF12 */\r
+ PORT_GPDO_RESET, /* PF13 */\r
+ PORT_GPDO_RESET, /* PF14 */\r
+ PORT_GPDO_RESET, /* PF15 */\r
\r
// pad 96-111\r
- GPDO_RESET, /* PG0 */\r
- GPDO_RESET, /* PG1 */\r
- GPDO_RESET, /* PG2 */\r
- GPDO_RESET, /* PG3 */\r
- GPDO_RESET, /* PG4 */\r
- GPDO_RESET, /* PG5 */\r
- GPDO_RESET, /* PG6 */\r
- GPDO_RESET, /* PG7 */\r
- GPDO_RESET, /* PG8 */\r
- GPDO_RESET, /* PG9 */\r
- GPDO_RESET, /* PG10 */\r
- GPDO_RESET, /* PG11 */\r
- GPDO_RESET, /* PG12 */\r
- GPDO_RESET, /* PG13 */\r
- GPDO_RESET, /* PG14 */\r
- GPDO_RESET, /* PG15 */\r
+ PORT_GPDO_RESET, /* PG0 */\r
+ PORT_GPDO_RESET, /* PG1 */\r
+ PORT_GPDO_RESET, /* PG2 */\r
+ PORT_GPDO_RESET, /* PG3 */\r
+ PORT_GPDO_RESET, /* PG4 */\r
+ PORT_GPDO_RESET, /* PG5 */\r
+ PORT_GPDO_RESET, /* PG6 */\r
+ PORT_GPDO_RESET, /* PG7 */\r
+ PORT_GPDO_RESET, /* PG8 */\r
+ PORT_GPDO_RESET, /* PG9 */\r
+ PORT_GPDO_RESET, /* PG10 */\r
+ PORT_GPDO_RESET, /* PG11 */\r
+ PORT_GPDO_RESET, /* PG12 */\r
+ PORT_GPDO_RESET, /* PG13 */\r
+ PORT_GPDO_RESET, /* PG14 */\r
+ PORT_GPDO_RESET, /* PG15 */\r
\r
// pad 112-127\r
- GPDO_RESET, /* PH0 */\r
- GPDO_RESET, /* PH1 */\r
- GPDO_RESET, /* PH2 */\r
- GPDO_RESET, /* PH3 */\r
- GPDO_RESET, /* PH4 */\r
- GPDO_RESET, /* PH5 */\r
- GPDO_RESET, /* PH6 */\r
- GPDO_RESET, /* PH7 */\r
- GPDO_RESET, /* PH8 */\r
- GPDO_RESET, /* PH9 */\r
- GPDO_RESET, /* PH10 */\r
- GPDO_RESET, /* PH11 */\r
- GPDO_RESET, /* PH12 */\r
- GPDO_RESET, /* PH13 */\r
- GPDO_RESET, /* PH14 */\r
- GPDO_RESET, /* PH15 */\r
+ PORT_GPDO_RESET, /* PH0 */\r
+ PORT_GPDO_RESET, /* PH1 */\r
+ PORT_GPDO_RESET, /* PH2 */\r
+ PORT_GPDO_RESET, /* PH3 */\r
+ PORT_GPDO_RESET, /* PH4 */\r
+ PORT_GPDO_RESET, /* PH5 */\r
+ PORT_GPDO_RESET, /* PH6 */\r
+ PORT_GPDO_RESET, /* PH7 */\r
+ PORT_GPDO_RESET, /* PH8 */\r
+ PORT_GPDO_RESET, /* PH9 */\r
+ PORT_GPDO_RESET, /* PH10 */\r
+ PORT_GPDO_RESET, /* PH11 */\r
+ PORT_GPDO_RESET, /* PH12 */\r
+ PORT_GPDO_RESET, /* PH13 */\r
+ PORT_GPDO_RESET, /* PH14 */\r
+ PORT_GPDO_RESET, /* PH15 */\r
\r
// pad 128-143\r
- GPDO_RESET, /* PJ0 */\r
- GPDO_RESET, /* PJ1 */\r
- GPDO_RESET, /* PJ2 */\r
- GPDO_RESET, /* PJ3 */\r
- GPDO_RESET, /* PJ4 */\r
- GPDO_RESET, /* PJ5 */\r
- GPDO_RESET, /* PJ6 */\r
- GPDO_RESET, /* PJ7 */\r
- GPDO_RESET, /* PJ8 */\r
- GPDO_RESET, /* PJ9 */\r
- GPDO_RESET, /* PJ10 */\r
- GPDO_RESET, /* PJ11 */\r
- GPDO_RESET, /* PJ12 */\r
- GPDO_RESET, /* PJ13 */\r
- GPDO_RESET, /* PJ14 */\r
- GPDO_RESET, /* PJ15 */\r
+ PORT_GPDO_RESET, /* PJ0 */\r
+ PORT_GPDO_RESET, /* PJ1 */\r
+ PORT_GPDO_RESET, /* PJ2 */\r
+ PORT_GPDO_RESET, /* PJ3 */\r
+ PORT_GPDO_RESET, /* PJ4 */\r
+ PORT_GPDO_RESET, /* PJ5 */\r
+ PORT_GPDO_RESET, /* PJ6 */\r
+ PORT_GPDO_RESET, /* PJ7 */\r
+ PORT_GPDO_RESET, /* PJ8 */\r
+ PORT_GPDO_RESET, /* PJ9 */\r
+ PORT_GPDO_RESET, /* PJ10 */\r
+ PORT_GPDO_RESET, /* PJ11 */\r
+ PORT_GPDO_RESET, /* PJ12 */\r
+ PORT_GPDO_RESET, /* PJ13 */\r
+ PORT_GPDO_RESET, /* PJ14 */\r
+ PORT_GPDO_RESET, /* PJ15 */\r
};\r
\r
//#define GPDI_RESET 0\r
#define PORT_VERSION_INFO_API STD_ON\r
/** Enable Development Error Trace */\r
#define PORT_DEV_ERROR_DETECT STD_ON\r
+/** Allow Pin mode changes during runtime */\r
+#define PORT_SET_PIN_MODE_API STD_ON\r
/** Build change pin direction API */\r
-#define PORT_PIN_DIRECTION_CHANGES_ALLOWED STD_ON\r
+#define PORT_SET_PIN_DIRECTION_API STD_ON\r
\r
/** HW specific symbolic names of pins */\r
typedef enum\r
{\r
- PA0,\r
- PA1,\r
- PA2,\r
- PA3,\r
- PA4,\r
- PA5,\r
- PA6,\r
- PA7,\r
- PA8,\r
- PA9,\r
- PA10,\r
- PA11,\r
- PA12,\r
- PA13,\r
- PA14,\r
- PA15,\r
- PB0,\r
- PB1,\r
- PB2,\r
- PB3,\r
- PB4,\r
- PB5,\r
- PB6,\r
- PB7,\r
- PB8,\r
- PB9,\r
- PB10,\r
- PB11,\r
- PB12,\r
- PB13,\r
- PB14,\r
- PB15,\r
- PC0,\r
- PC1,\r
- PC2,\r
- PC3,\r
- PC4,\r
- PC5,\r
- PC6,\r
- PC7,\r
- PC8,\r
- PC9,\r
- PC10,\r
- PC11,\r
- PC12,\r
- PC13,\r
- PC14,\r
- PC15,\r
- PD0,\r
- PD1,\r
- PD2,\r
- PD3,\r
- PD4,\r
- PD5,\r
- PD6,\r
- PD7,\r
- PD8,\r
- PD9,\r
- PD10,\r
- PD11,\r
- PD12,\r
- PD13,\r
- PD14,\r
- PD15,\r
- PE0,\r
- PE1,\r
- PE2,\r
- PE3,\r
- PE4,\r
- PE5,\r
- PE6,\r
- PE7,\r
- PE8,\r
- PE9,\r
- PE10,\r
- PE11,\r
- PE12,\r
- PE13,\r
- PE14,\r
- PE15,\r
- PF0,\r
- PF1,\r
- PF2,\r
- PF3,\r
- PF4,\r
- PF5,\r
- PF6,\r
- PF7,\r
- PF8,\r
- PF9,\r
- PF10,\r
- PF11,\r
- PF12,\r
- PF13,\r
- PF14,\r
- PF15,\r
- PG0,\r
- PG1,\r
- PG2,\r
- PG3,\r
- PG4,\r
- PG5,\r
- PG6,\r
- PG7,\r
- PG8,\r
- PG9,\r
- PG10,\r
- PG11,\r
- PG12,\r
- PG13,\r
- PG14,\r
- PG15,\r
- PH0,\r
- PH1,\r
- PH2,\r
- PH3,\r
- PH4,\r
- PH5,\r
- PH6,\r
- PH7,\r
- PH8,\r
- PH9,\r
- PH10,\r
- PH11,\r
- PH12,\r
- PH13,\r
- PH14,\r
- PH15,\r
- PJ0,\r
- PJ1,\r
- PJ2,\r
- PJ3,\r
- PJ4,\r
- PJ5,\r
- PJ6,\r
- PJ7,\r
- PJ8,\r
- PJ9,\r
- PJ10,\r
- PJ11,\r
- PJ12,\r
- PJ13,\r
- PJ14,\r
- PJ15,\r
- PK0,\r
- PK1\r
+ PORT_PA0,\r
+ PORT_PA1,\r
+ PORT_PA2,\r
+ PORT_PA3,\r
+ PORT_PA4,\r
+ PORT_PA5,\r
+ PORT_PA6,\r
+ PORT_PA7,\r
+ PORT_PA8,\r
+ PORT_PA9,\r
+ PORT_PA10,\r
+ PORT_PA11,\r
+ PORT_PA12,\r
+ PORT_PA13,\r
+ PORT_PA14,\r
+ PORT_PA15,\r
+ PORT_PB0,\r
+ PORT_PB1,\r
+ PORT_PB2,\r
+ PORT_PB3,\r
+ PORT_PB4,\r
+ PORT_PB5,\r
+ PORT_PB6,\r
+ PORT_PB7,\r
+ PORT_PB8,\r
+ PORT_PB9,\r
+ PORT_PB10,\r
+ PORT_PB11,\r
+ PORT_PB12,\r
+ PORT_PB13,\r
+ PORT_PB14,\r
+ PORT_PB15,\r
+ PORT_PC0,\r
+ PORT_PC1,\r
+ PORT_PC2,\r
+ PORT_PC3,\r
+ PORT_PC4,\r
+ PORT_PC5,\r
+ PORT_PC6,\r
+ PORT_PC7,\r
+ PORT_PC8,\r
+ PORT_PC9,\r
+ PORT_PC10,\r
+ PORT_PC11,\r
+ PORT_PC12,\r
+ PORT_PC13,\r
+ PORT_PC14,\r
+ PORT_PC15,\r
+ PORT_PD0,\r
+ PORT_PD1,\r
+ PORT_PD2,\r
+ PORT_PD3,\r
+ PORT_PD4,\r
+ PORT_PD5,\r
+ PORT_PD6,\r
+ PORT_PD7,\r
+ PORT_PD8,\r
+ PORT_PD9,\r
+ PORT_PD10,\r
+ PORT_PD11,\r
+ PORT_PD12,\r
+ PORT_PD13,\r
+ PORT_PD14,\r
+ PORT_PD15,\r
+ PORT_PE0,\r
+ PORT_PE1,\r
+ PORT_PE2,\r
+ PORT_PE3,\r
+ PORT_PE4,\r
+ PORT_PE5,\r
+ PORT_PE6,\r
+ PORT_PE7,\r
+ PORT_PE8,\r
+ PORT_PE9,\r
+ PORT_PE10,\r
+ PORT_PE11,\r
+ PORT_PE12,\r
+ PORT_PE13,\r
+ PORT_PE14,\r
+ PORT_PE15,\r
+ PORT_PF0,\r
+ PORT_PF1,\r
+ PORT_PF2,\r
+ PORT_PF3,\r
+ PORT_PF4,\r
+ PORT_PF5,\r
+ PORT_PF6,\r
+ PORT_PF7,\r
+ PORT_PF8,\r
+ PORT_PF9,\r
+ PORT_PF10,\r
+ PORT_PF11,\r
+ PORT_PF12,\r
+ PORT_PF13,\r
+ PORT_PF14,\r
+ PORT_PF15,\r
+ PORT_PG0,\r
+ PORT_PG1,\r
+ PORT_PG2,\r
+ PORT_PG3,\r
+ PORT_PG4,\r
+ PORT_PG5,\r
+ PORT_PG6,\r
+ PORT_PG7,\r
+ PORT_PG8,\r
+ PORT_PG9,\r
+ PORT_PG10,\r
+ PORT_PG11,\r
+ PORT_PG12,\r
+ PORT_PG13,\r
+ PORT_PG14,\r
+ PORT_PG15,\r
+ PORT_PH0,\r
+ PORT_PH1,\r
+ PORT_PH2,\r
+ PORT_PH3,\r
+ PORT_PH4,\r
+ PORT_PH5,\r
+ PORT_PH6,\r
+ PORT_PH7,\r
+ PORT_PH8,\r
+ PORT_PH9,\r
+ PORT_PH10,\r
+ PORT_PH11,\r
+ PORT_PH12,\r
+ PORT_PH13,\r
+ PORT_PH14,\r
+ PORT_PH15,\r
+ PORT_PJ0,\r
+ PORT_PJ1,\r
+ PORT_PJ2,\r
+ PORT_PJ3,\r
+ PORT_PJ4,\r
+ PORT_PJ5,\r
+ PORT_PJ6,\r
+ PORT_PJ7,\r
+ PORT_PJ8,\r
+ PORT_PJ9,\r
+ PORT_PJ10,\r
+ PORT_PJ11,\r
+ PORT_PJ12,\r
+ PORT_PJ13,\r
+ PORT_PJ14,\r
+ PORT_PJ15,\r
+ PORT_PK0,\r
+ PORT_PK1\r
} Port_PinType;\r
\r
/** @name HW specific register bits. */\r
//@{\r
-#define BIT0 (1<<15)\r
-#define BIT1 (1<<14)\r
-#define BIT2 (1<<13)\r
-#define BIT3 (1<<12)\r
-#define BIT4 (1<<11)\r
-#define BIT5 (1<<10)\r
-#define BIT6 (1<<9)\r
-#define BIT7 (1<<8)\r
-#define BIT8 (1<<7)\r
-#define BIT9 (1<<6)\r
-#define BIT10 (1<<5)\r
-#define BIT11 (1<<4)\r
-#define BIT12 (1<<3)\r
-#define BIT13 (1<<2)\r
-#define BIT14 (1<<1)\r
-#define BIT15 (1<<0)\r
+#define PORT_BIT0 (1<<15)\r
+#define PORT_BIT1 (1<<14)\r
+#define PORT_BIT2 (1<<13)\r
+#define PORT_BIT3 (1<<12)\r
+#define PORT_BIT4 (1<<11)\r
+#define PORT_BIT5 (1<<10)\r
+#define PORT_BIT6 (1<<9)\r
+#define PORT_BIT7 (1<<8)\r
+#define PORT_BIT8 (1<<7)\r
+#define PORT_BIT9 (1<<6)\r
+#define PORT_BIT10 (1<<5)\r
+#define PORT_BIT11 (1<<4)\r
+#define PORT_BIT12 (1<<3)\r
+#define PORT_BIT13 (1<<2)\r
+#define PORT_BIT14 (1<<1)\r
+#define PORT_BIT15 (1<<0)\r
\r
-#define WPE_BIT BIT14\r
-#define WPS_BIT BIT15\r
-#define SRC0 BIT12\r
-#define SRC1 BIT13\r
+#define PORT_WPE_BIT PORT_BIT14\r
+#define PORT_WPS_BIT PORT_BIT15\r
+#define PORT_SRC0 PORT_BIT12\r
+#define PORT_SRC1 PORT_BIT13\r
\r
-#define PULL_UP (WPE_BIT|WPS_BIT)\r
-#define PULL_DOWN (WPE_BIT)\r
-#define PULL_NONE 0\r
-#define SLEW_RATE_MIN 0\r
-#define SLEW_RATE_MED BIT13\r
-#define SLEW_RATE_MAX (BIT12|BIT13)\r
-#define HYS_ENABLE BIT11\r
-#define ODE_ENABLE BIT10\r
-#define IBE_ENABLE BIT7\r
-#define OBE_ENABLE BIT6\r
-#define PA_IO 0\r
-#define PA_FUNC1 (BIT5)\r
-#define PA_FUNC2 (BIT4)\r
-#define PA_FUNC3 (BIT4|BIT5)\r
+#define PORT_PULL_UP (PORT_WPE_BIT|PORT_WPS_BIT)\r
+#define PORT_PULL_DOWN (PORT_WPE_BIT)\r
+#define PORT_PULL_NONE 0\r
+#define PORT_SLEW_RATE_MIN 0\r
+#define PORT_SLEW_RATE_MED PORT_BIT13\r
+#define PORT_SLEW_RATE_MAX (PORT_BIT12|PORT_BIT13)\r
+#define PORT_HYS_ENABLE PORT_BIT11\r
+#define PORT_ODE_ENABLE PORT_BIT10\r
+#define PORT_IBE_ENABLE PORT_BIT7\r
+#define PORT_OBE_ENABLE PORT_BIT6\r
+#define PORT_PA_IO 0\r
+#define PORT_PA_FUNC1 (PORT_BIT5)\r
+#define PORT_PA_FUNC2 (PORT_BIT4)\r
+#define PORT_PA_FUNC3 (PORT_BIT4|PORT_BIT5)\r
\r
-#define NORMAL_INPUT (BIT15)\r
+#define PORT_NORMAL_INPUT (PORT_BIT15)\r
\r
// Should be this out of reset\r
-#define PCR_RESET (0)\r
-#define PCR_BOOTCFG (IBE_ENABLE|PULL_DOWN)\r
+#define PORT_PCR_RESET (0)\r
+#define PORT_PORT_PCR_BOOTCFG (PORT_IBE_ENABLE|PORT_PULL_DOWN)\r
//@}\r
\r
-#define EVB_TEST_CONFIG (&PortConfigData)\r
+#define PORT_EVB_TEST_CONFIG (&PortConfigData)\r
\r
/** Top level configuration container */\r
typedef struct\r
\r
// Channels\r
extern const Dio_ChannelType DioChannelConfigData[];\r
-#define CHANNEL_PTR (&DioChannelConfigData)\r
-\r
// Port\r
extern const Dio_PortType DioPortConfigData[];\r
-#define PORT_PTR (&DioPortConfigData)\r
-\r
// Channel group\r
extern const Dio_ChannelGroupType DioConfigData[];\r
-#define CHANNEL_GRP_PTR (&DioConfigData)\r
\r
// Mapping of logical ports to physical\r
\r
// Channels\r
-#define LED_K2 (125)\r
+#define DIO_CHANNEL_NAME_LED_K2 (125)\r
\r
// Port\r
// No ports available for MPC5567\r
\r
// Channel group\r
-#define LED_GRP_PTR (&DioConfigData[0])\r
+#define DIO_GROUP_NAME_LED_GRP_PTR (&DioConfigData[0])\r
\r
//\r
// Channels\r
//\r
-#define CONTROL_BUS_EN\r
-#define CONTROL_BUS_STB\r
-#define CONTROL_BUS_ERR\r
-#define CONTROL_BUS_S_PLUS_ST\r
-#define CONTROL_BUS_S_MINUS_ST\r
-#define CONTROL_BUS_S_PLUS_IN\r
+#define DIO_CONTROL_BUS_EN\r
+#define DIO_CONTROL_BUS_STB\r
+#define DIO_CONTROL_BUS_ERR\r
+#define DIO_CONTROL_BUS_S_PLUS_ST\r
+#define DIO_CONTROL_BUS_S_MINUS_ST\r
+#define DIO_CONTROL_BUS_S_PLUS_IN\r
\r
-#define MULTILINK_SO_IN\r
-#define MULTILINK_SO_ST\r
+#define DIO_MULTILINK_SO_IN\r
+#define DIO_MULTILINK_SO_ST\r
\r
-#define DATALINK_CANERR\r
-#define DATALINK_CANEN\r
-#define DATALINK_CANSTB\r
+#define DIO_DATALINK_CANERR\r
+#define DIO_DATALINK_CANEN\r
+#define DIO_DATALINK_CANSTB\r
\r
-#define RF_PWM\r
-#define RF_C1\r
-#define RF_C2\r
+#define DIO_RF_PWM\r
+#define DIO_RF_C1\r
+#define DIO_RF_C2\r
\r
-#define IO_SOUND_EN\r
-#define IO_SOUND\r
+#define DIO_IO_SOUND_EN\r
+#define DIO_IO_SOUND\r
\r
//\r
// Channel groups\r
//\r
-#define CONTROL_BUS (DioConfigData)\r
-#define MULTILINK_BUS (DioConfigData)\r
-#define RF (DioConfigData)\r
-#define IO (DioConfigData)\r
+#define DIO_CONTROL_BUS (DioConfigData)\r
+#define DIO_MULTILINK_BUS (DioConfigData)\r
+#define DIO_RF (DioConfigData)\r
+#define DIO_IO (DioConfigData)\r
\r
//\r
// Port mapping\r
#include "Dio_Cfg.h"\r
\r
const Dio_ChannelType DioChannelConfigData[] =\r
-{ LED_K2, DIO_END_OF_LIST, };\r
+{ DIO_CHANNEL_NAME_LED_K2, DIO_END_OF_LIST, };\r
\r
// No ports available for 5567\r
const Dio_PortType DioPortConfigData[] =\r
\r
\r
const uint16_t PortPadConfigData[] = {\r
- PCR_RESET, // SIU_PCR0\r
- PCR_RESET, // SIU_PCR1\r
- PCR_RESET, // SIU_PCR2\r
- PCR_RESET, // SIU_PCR3\r
- PCR_RESET, // SIU_PCR4\r
- PCR_RESET, // SIU_PCR5\r
- PCR_RESET, // SIU_PCR6\r
- PCR_RESET, // SIU_PCR7\r
- PCR_RESET, // SIU_PCR8\r
- PCR_RESET, // SIU_PCR9\r
- PCR_RESET, // SIU_PCR10\r
- PCR_RESET, // SIU_PCR11\r
- PCR_RESET, // SIU_PCR12\r
- PCR_RESET, // SIU_PCR13\r
- PCR_RESET, // SIU_PCR14\r
- PCR_RESET, // SIU_PCR15\r
- PCR_RESET, // SIU_PCR16\r
- PCR_RESET, // SIU_PCR17\r
- PCR_RESET, // SIU_PCR18\r
- PCR_RESET, // SIU_PCR19\r
- PCR_RESET, // SIU_PCR20\r
- PCR_RESET, // SIU_PCR21\r
- PCR_RESET, // SIU_PCR22\r
- PCR_RESET, // SIU_PCR23\r
- PCR_RESET, // SIU_PCR24\r
- PCR_RESET, // SIU_PCR25\r
- PCR_RESET, // SIU_PCR26\r
- PCR_RESET, // SIU_PCR27\r
- PCR_RESET, // SIU_PCR28\r
- PCR_RESET, // SIU_PCR29\r
- PCR_RESET, // SIU_PCR30\r
- PCR_RESET, // SIU_PCR31\r
- PCR_RESET, // SIU_PCR32\r
- PCR_RESET, // SIU_PCR33\r
- PCR_RESET, // SIU_PCR34\r
- PCR_RESET, // SIU_PCR35\r
- PCR_RESET, // SIU_PCR36\r
- PCR_RESET, // SIU_PCR37\r
- PCR_RESET, // SIU_PCR38\r
- PCR_RESET, // SIU_PCR39\r
- PCR_RESET, // SIU_PCR40\r
- PCR_RESET, // SIU_PCR41\r
- PCR_RESET, // SIU_PCR42\r
- PCR_RESET, // SIU_PCR43\r
- PCR_RESET, // SIU_PCR44\r
- PCR_RESET, // SIU_PCR45\r
- PCR_RESET, // SIU_PCR46\r
- PCR_RESET, // SIU_PCR47\r
- PCR_RESET, // SIU_PCR48\r
- PCR_RESET, // SIU_PCR49\r
- PCR_RESET, // SIU_PCR50\r
- PCR_RESET, // SIU_PCR51\r
- PCR_RESET, // SIU_PCR52\r
- PCR_RESET, // SIU_PCR53\r
- PCR_RESET, // SIU_PCR54\r
- PCR_RESET, // SIU_PCR55\r
- PCR_RESET, // SIU_PCR56\r
- PCR_RESET, // SIU_PCR57\r
- PCR_RESET, // SIU_PCR58\r
- PCR_RESET, // SIU_PCR59\r
- PCR_RESET, // SIU_PCR60\r
- PCR_RESET, // SIU_PCR61\r
- PCR_RESET, // SIU_PCR62\r
- PCR_RESET, // SIU_PCR63\r
- PCR_RESET, // SIU_PCR64\r
- PCR_RESET, // SIU_PCR65\r
- PCR_RESET, // SIU_PCR66\r
- PCR_RESET, // SIU_PCR67\r
- PCR_RESET, // SIU_PCR68\r
- PCR_RESET, // SIU_PCR69\r
- PCR_RESET, // SIU_PCR70\r
- PCR_RESET, // SIU_PCR71\r
- PCR_RESET, // SIU_PCR72\r
- PCR_RESET, // SIU_PCR73\r
- PCR_RESET, // SIU_PCR74\r
- PCR_RESET, // SIU_PCR75\r
- PCR_RESET, // SIU_PCR76\r
- PCR_RESET, // SIU_PCR77\r
- PCR_RESET, // SIU_PCR78\r
- PCR_RESET, // SIU_PCR79\r
- PCR_RESET, // SIU_PCR80\r
- PCR_RESET, // SIU_PCR81\r
- PCR_RESET, // SIU_PCR82\r
- PCR_RESET, // SIU_PCR83\r
- PCR_RESET, // SIU_PCR84\r
- PCR_RESET, // SIU_PCR85\r
- PCR_RESET, // SIU_PCR86\r
- PCR_RESET, // SIU_PCR87\r
- PCR_RESET, // SIU_PCR88\r
- PCR_RESET, // SIU_PCR89\r
- PCR_RESET, // SIU_PCR90\r
- PCR_RESET, // SIU_PCR91\r
- PCR_RESET, // SIU_PCR92\r
- PCR_RESET, // SIU_PCR93\r
- PCR_RESET, // SIU_PCR94\r
- PCR_RESET, // SIU_PCR95\r
- PCR_RESET, // SIU_PCR96\r
- PCR_RESET, // SIU_PCR97\r
- PCR_RESET, // SIU_PCR98\r
- PCR_RESET, // SIU_PCR99\r
- PCR_RESET, // SIU_PCR100\r
- PCR_RESET, // SIU_PCR101\r
- PCR_RESET, // SIU_PCR102\r
- PCR_RESET, // SIU_PCR103\r
- PCR_RESET, // SIU_PCR104\r
- PCR_RESET, // SIU_PCR105\r
- PCR_RESET, // SIU_PCR106\r
- PCR_RESET, // SIU_PCR107\r
- PCR_RESET, // SIU_PCR108\r
- PCR_RESET, // SIU_PCR109\r
- PCR_RESET, // SIU_PCR110\r
- PCR_RESET, // SIU_PCR111\r
- PCR_RESET, // SIU_PCR112\r
- PCR_RESET, // SIU_PCR113\r
- PCR_RESET, // SIU_PCR114\r
- PCR_RESET, // SIU_PCR115\r
- PCR_RESET, // SIU_PCR116\r
- PCR_RESET, // SIU_PCR117\r
- PCR_RESET, // SIU_PCR118\r
- PCR_RESET, // SIU_PCR119\r
- PCR_RESET, // SIU_PCR120\r
- PCR_RESET, // SIU_PCR121\r
- PCR_RESET, // SIU_PCR122\r
- PCR_RESET, // SIU_PCR123\r
- PCR_RESET, // SIU_PCR124\r
- PCR_IO_OUTPUT, // SIU_PCR125 detta borde vara dioden som sitter på K2\r
- PCR_RESET, // SIU_PCR126\r
- PCR_RESET, // SIU_PCR127\r
- PCR_RESET, // SIU_PCR128\r
- PCR_RESET, // SIU_PCR129\r
- PCR_RESET, // SIU_PCR130\r
- PCR_RESET, // SIU_PCR131\r
- PCR_RESET, // SIU_PCR132\r
- PCR_RESET, // SIU_PCR133\r
- PCR_RESET, // SIU_PCR134\r
- PCR_RESET, // SIU_PCR135\r
- PCR_RESET, // SIU_PCR136\r
- PCR_RESET, // SIU_PCR137\r
- PCR_RESET, // SIU_PCR138\r
- PCR_RESET, // SIU_PCR139\r
- PCR_RESET, // SIU_PCR140\r
- PCR_RESET, // SIU_PCR141\r
- PCR_RESET, // SIU_PCR142\r
- PCR_RESET, // SIU_PCR143\r
- PCR_RESET, // SIU_PCR144\r
- PCR_RESET, // SIU_PCR145\r
- PCR_RESET, // SIU_PCR146\r
- PCR_RESET, // SIU_PCR147\r
- PCR_RESET, // SIU_PCR148\r
- PCR_RESET, // SIU_PCR149\r
- PCR_RESET, // SIU_PCR150\r
- PCR_RESET, // SIU_PCR151\r
- PCR_RESET, // SIU_PCR152\r
- PCR_RESET, // SIU_PCR153\r
- PCR_RESET, // SIU_PCR154\r
- PCR_RESET, // SIU_PCR155\r
- PCR_RESET, // SIU_PCR156\r
- PCR_RESET, // SIU_PCR157\r
- PCR_RESET, // SIU_PCR158\r
- PCR_RESET, // SIU_PCR159\r
- PCR_RESET, // SIU_PCR160\r
- PCR_RESET, // SIU_PCR161\r
- PCR_RESET, // SIU_PCR162\r
- PCR_RESET, // SIU_PCR163\r
- PCR_RESET, // SIU_PCR164\r
- PCR_RESET, // SIU_PCR165\r
- PCR_RESET, // SIU_PCR166\r
- PCR_RESET, // SIU_PCR167\r
- PCR_RESET, // SIU_PCR168\r
- PCR_RESET, // SIU_PCR169\r
- PCR_RESET, // SIU_PCR170\r
- PCR_RESET, // SIU_PCR171\r
- PCR_RESET, // SIU_PCR172\r
- PCR_RESET, // SIU_PCR173\r
- PCR_RESET, // SIU_PCR174\r
- PCR_RESET, // SIU_PCR175\r
- PCR_RESET, // SIU_PCR176\r
- PCR_RESET, // SIU_PCR177\r
- PCR_RESET, // SIU_PCR178\r
- PCR_RESET, // SIU_PCR179\r
- PCR_RESET, // SIU_PCR180\r
- PCR_RESET, // SIU_PCR181\r
- PCR_RESET, // SIU_PCR182\r
- PCR_RESET, // SIU_PCR183\r
- PCR_RESET, // SIU_PCR184\r
- PCR_RESET, // SIU_PCR185\r
- PCR_RESET, // SIU_PCR186\r
- PCR_RESET, // SIU_PCR187\r
- PCR_RESET, // SIU_PCR188\r
- PA_PRIMARY_FUNC|OBE_ENABLE, // SIU_PCR189; This one should be EMIOS channel 10\r
- PCR_RESET, // SIU_PCR190\r
- PA_PRIMARY_FUNC|OBE_ENABLE, // SIU_PCR191; EMIOS channel 12\r
- PCR_RESET, // SIU_PCR192\r
- PCR_RESET, // SIU_PCR193\r
- PCR_RESET, // SIU_PCR194\r
- PCR_RESET, // SIU_PCR195\r
- PCR_RESET, // SIU_PCR196\r
- PCR_RESET, // SIU_PCR197\r
- PCR_RESET, // SIU_PCR198\r
- PCR_RESET, // SIU_PCR199\r
- PCR_RESET, // SIU_PCR200\r
- PCR_RESET, // SIU_PCR201\r
- PCR_RESET, // SIU_PCR202\r
- PCR_RESET, // SIU_PCR203\r
- PCR_RESET, // SIU_PCR204\r
- PCR_RESET, // SIU_PCR205\r
- PCR_RESET, // SIU_PCR206\r
- PCR_RESET, // SIU_PCR207\r
- PCR_RESET, // SIU_PCR208\r
- PCR_RESET, // SIU_PCR209\r
- PCR_RESET, // SIU_PCR210\r
- PCR_RESET, // SIU_PCR211\r
- PCR_RESET, // SIU_PCR212\r
- PCR_RESET, // SIU_PCR213\r
- PCR_RESET, // SIU_PCR214\r
- PCR_RESET, // SIU_PCR215\r
- PCR_RESET, // SIU_PCR216\r
- PCR_RESET, // SIU_PCR217\r
- PCR_RESET, // SIU_PCR218\r
- PCR_RESET, // SIU_PCR219\r
- PCR_RESET, // SIU_PCR220\r
- PCR_RESET, // SIU_PCR221\r
- PCR_RESET, // SIU_PCR222\r
- PCR_RESET, // SIU_PCR223\r
- PCR_RESET, // SIU_PCR224\r
- PCR_RESET, // SIU_PCR225\r
- PCR_RESET, // SIU_PCR226\r
- PCR_RESET, // SIU_PCR227\r
- PCR_RESET, // SIU_PCR228\r
- PCR_RESET, // SIU_PCR229\r
- PCR_RESET, // SIU_PCR230\r
+ PORT_PCR_RESET, // SIU_PCR0\r
+ PORT_PCR_RESET, // SIU_PCR1\r
+ PORT_PCR_RESET, // SIU_PCR2\r
+ PORT_PCR_RESET, // SIU_PCR3\r
+ PORT_PCR_RESET, // SIU_PCR4\r
+ PORT_PCR_RESET, // SIU_PCR5\r
+ PORT_PCR_RESET, // SIU_PCR6\r
+ PORT_PCR_RESET, // SIU_PCR7\r
+ PORT_PCR_RESET, // SIU_PCR8\r
+ PORT_PCR_RESET, // SIU_PCR9\r
+ PORT_PCR_RESET, // SIU_PCR10\r
+ PORT_PCR_RESET, // SIU_PCR11\r
+ PORT_PCR_RESET, // SIU_PCR12\r
+ PORT_PCR_RESET, // SIU_PCR13\r
+ PORT_PCR_RESET, // SIU_PCR14\r
+ PORT_PCR_RESET, // SIU_PCR15\r
+ PORT_PCR_RESET, // SIU_PCR16\r
+ PORT_PCR_RESET, // SIU_PCR17\r
+ PORT_PCR_RESET, // SIU_PCR18\r
+ PORT_PCR_RESET, // SIU_PCR19\r
+ PORT_PCR_RESET, // SIU_PCR20\r
+ PORT_PCR_RESET, // SIU_PCR21\r
+ PORT_PCR_RESET, // SIU_PCR22\r
+ PORT_PCR_RESET, // SIU_PCR23\r
+ PORT_PCR_RESET, // SIU_PCR24\r
+ PORT_PCR_RESET, // SIU_PCR25\r
+ PORT_PCR_RESET, // SIU_PCR26\r
+ PORT_PCR_RESET, // SIU_PCR27\r
+ PORT_PCR_RESET, // SIU_PCR28\r
+ PORT_PCR_RESET, // SIU_PCR29\r
+ PORT_PCR_RESET, // SIU_PCR30\r
+ PORT_PCR_RESET, // SIU_PCR31\r
+ PORT_PCR_RESET, // SIU_PCR32\r
+ PORT_PCR_RESET, // SIU_PCR33\r
+ PORT_PCR_RESET, // SIU_PCR34\r
+ PORT_PCR_RESET, // SIU_PCR35\r
+ PORT_PCR_RESET, // SIU_PCR36\r
+ PORT_PCR_RESET, // SIU_PCR37\r
+ PORT_PCR_RESET, // SIU_PCR38\r
+ PORT_PCR_RESET, // SIU_PCR39\r
+ PORT_PCR_RESET, // SIU_PCR40\r
+ PORT_PCR_RESET, // SIU_PCR41\r
+ PORT_PCR_RESET, // SIU_PCR42\r
+ PORT_PCR_RESET, // SIU_PCR43\r
+ PORT_PCR_RESET, // SIU_PCR44\r
+ PORT_PCR_RESET, // SIU_PCR45\r
+ PORT_PCR_RESET, // SIU_PCR46\r
+ PORT_PCR_RESET, // SIU_PCR47\r
+ PORT_PCR_RESET, // SIU_PCR48\r
+ PORT_PCR_RESET, // SIU_PCR49\r
+ PORT_PCR_RESET, // SIU_PCR50\r
+ PORT_PCR_RESET, // SIU_PCR51\r
+ PORT_PCR_RESET, // SIU_PCR52\r
+ PORT_PCR_RESET, // SIU_PCR53\r
+ PORT_PCR_RESET, // SIU_PCR54\r
+ PORT_PCR_RESET, // SIU_PCR55\r
+ PORT_PCR_RESET, // SIU_PCR56\r
+ PORT_PCR_RESET, // SIU_PCR57\r
+ PORT_PCR_RESET, // SIU_PCR58\r
+ PORT_PCR_RESET, // SIU_PCR59\r
+ PORT_PCR_RESET, // SIU_PCR60\r
+ PORT_PCR_RESET, // SIU_PCR61\r
+ PORT_PCR_RESET, // SIU_PCR62\r
+ PORT_PCR_RESET, // SIU_PCR63\r
+ PORT_PCR_RESET, // SIU_PCR64\r
+ PORT_PCR_RESET, // SIU_PCR65\r
+ PORT_PCR_RESET, // SIU_PCR66\r
+ PORT_PCR_RESET, // SIU_PCR67\r
+ PORT_PCR_RESET, // SIU_PCR68\r
+ PORT_PCR_RESET, // SIU_PCR69\r
+ PORT_PCR_RESET, // SIU_PCR70\r
+ PORT_PCR_RESET, // SIU_PCR71\r
+ PORT_PCR_RESET, // SIU_PCR72\r
+ PORT_PCR_RESET, // SIU_PCR73\r
+ PORT_PCR_RESET, // SIU_PCR74\r
+ PORT_PCR_RESET, // SIU_PCR75\r
+ PORT_PCR_RESET, // SIU_PCR76\r
+ PORT_PCR_RESET, // SIU_PCR77\r
+ PORT_PCR_RESET, // SIU_PCR78\r
+ PORT_PCR_RESET, // SIU_PCR79\r
+ PORT_PCR_RESET, // SIU_PCR80\r
+ PORT_PCR_RESET, // SIU_PCR81\r
+ PORT_PCR_RESET, // SIU_PCR82\r
+ PORT_PCR_RESET, // SIU_PCR83\r
+ PORT_PCR_RESET, // SIU_PCR84\r
+ PORT_PCR_RESET, // SIU_PCR85\r
+ PORT_PCR_RESET, // SIU_PCR86\r
+ PORT_PCR_RESET, // SIU_PCR87\r
+ PORT_PCR_RESET, // SIU_PCR88\r
+ PORT_PCR_RESET, // SIU_PCR89\r
+ PORT_PCR_RESET, // SIU_PCR90\r
+ PORT_PCR_RESET, // SIU_PCR91\r
+ PORT_PCR_RESET, // SIU_PCR92\r
+ PORT_PCR_RESET, // SIU_PCR93\r
+ PORT_PCR_RESET, // SIU_PCR94\r
+ PORT_PCR_RESET, // SIU_PCR95\r
+ PORT_PCR_RESET, // SIU_PCR96\r
+ PORT_PCR_RESET, // SIU_PCR97\r
+ PORT_PCR_RESET, // SIU_PCR98\r
+ PORT_PCR_RESET, // SIU_PCR99\r
+ PORT_PCR_RESET, // SIU_PCR100\r
+ PORT_PCR_RESET, // SIU_PCR101\r
+ PORT_PCR_RESET, // SIU_PCR102\r
+ PORT_PCR_RESET, // SIU_PCR103\r
+ PORT_PCR_RESET, // SIU_PCR104\r
+ PORT_PCR_RESET, // SIU_PCR105\r
+ PORT_PCR_RESET, // SIU_PCR106\r
+ PORT_PCR_RESET, // SIU_PCR107\r
+ PORT_PCR_RESET, // SIU_PCR108\r
+ PORT_PCR_RESET, // SIU_PCR109\r
+ PORT_PCR_RESET, // SIU_PCR110\r
+ PORT_PCR_RESET, // SIU_PCR111\r
+ PORT_PCR_RESET, // SIU_PCR112\r
+ PORT_PCR_RESET, // SIU_PCR113\r
+ PORT_PCR_RESET, // SIU_PCR114\r
+ PORT_PCR_RESET, // SIU_PCR115\r
+ PORT_PCR_RESET, // SIU_PCR116\r
+ PORT_PCR_RESET, // SIU_PCR117\r
+ PORT_PCR_RESET, // SIU_PCR118\r
+ PORT_PCR_RESET, // SIU_PCR119\r
+ PORT_PCR_RESET, // SIU_PCR120\r
+ PORT_PCR_RESET, // SIU_PCR121\r
+ PORT_PCR_RESET, // SIU_PCR122\r
+ PORT_PCR_RESET, // SIU_PCR123\r
+ PORT_PCR_RESET, // SIU_PCR124\r
+ PORT_PCR_IO_OUTPUT, // SIU_PCR125 detta borde vara dioden som sitter på K2\r
+ PORT_PCR_RESET, // SIU_PCR126\r
+ PORT_PCR_RESET, // SIU_PCR127\r
+ PORT_PCR_RESET, // SIU_PCR128\r
+ PORT_PCR_RESET, // SIU_PCR129\r
+ PORT_PCR_RESET, // SIU_PCR130\r
+ PORT_PCR_RESET, // SIU_PCR131\r
+ PORT_PCR_RESET, // SIU_PCR132\r
+ PORT_PCR_RESET, // SIU_PCR133\r
+ PORT_PCR_RESET, // SIU_PCR134\r
+ PORT_PCR_RESET, // SIU_PCR135\r
+ PORT_PCR_RESET, // SIU_PCR136\r
+ PORT_PCR_RESET, // SIU_PCR137\r
+ PORT_PCR_RESET, // SIU_PCR138\r
+ PORT_PCR_RESET, // SIU_PCR139\r
+ PORT_PCR_RESET, // SIU_PCR140\r
+ PORT_PCR_RESET, // SIU_PCR141\r
+ PORT_PCR_RESET, // SIU_PCR142\r
+ PORT_PCR_RESET, // SIU_PCR143\r
+ PORT_PCR_RESET, // SIU_PCR144\r
+ PORT_PCR_RESET, // SIU_PCR145\r
+ PORT_PCR_RESET, // SIU_PCR146\r
+ PORT_PCR_RESET, // SIU_PCR147\r
+ PORT_PCR_RESET, // SIU_PCR148\r
+ PORT_PCR_RESET, // SIU_PCR149\r
+ PORT_PCR_RESET, // SIU_PCR150\r
+ PORT_PCR_RESET, // SIU_PCR151\r
+ PORT_PCR_RESET, // SIU_PCR152\r
+ PORT_PCR_RESET, // SIU_PCR153\r
+ PORT_PCR_RESET, // SIU_PCR154\r
+ PORT_PCR_RESET, // SIU_PCR155\r
+ PORT_PCR_RESET, // SIU_PCR156\r
+ PORT_PCR_RESET, // SIU_PCR157\r
+ PORT_PCR_RESET, // SIU_PCR158\r
+ PORT_PCR_RESET, // SIU_PCR159\r
+ PORT_PCR_RESET, // SIU_PCR160\r
+ PORT_PCR_RESET, // SIU_PCR161\r
+ PORT_PCR_RESET, // SIU_PCR162\r
+ PORT_PCR_RESET, // SIU_PCR163\r
+ PORT_PCR_RESET, // SIU_PCR164\r
+ PORT_PCR_RESET, // SIU_PCR165\r
+ PORT_PCR_RESET, // SIU_PCR166\r
+ PORT_PCR_RESET, // SIU_PCR167\r
+ PORT_PCR_RESET, // SIU_PCR168\r
+ PORT_PCR_RESET, // SIU_PCR169\r
+ PORT_PCR_RESET, // SIU_PCR170\r
+ PORT_PCR_RESET, // SIU_PCR171\r
+ PORT_PCR_RESET, // SIU_PCR172\r
+ PORT_PCR_RESET, // SIU_PCR173\r
+ PORT_PCR_RESET, // SIU_PCR174\r
+ PORT_PCR_RESET, // SIU_PCR175\r
+ PORT_PCR_RESET, // SIU_PCR176\r
+ PORT_PCR_RESET, // SIU_PCR177\r
+ PORT_PCR_RESET, // SIU_PCR178\r
+ PORT_PCR_RESET, // SIU_PCR179\r
+ PORT_PCR_RESET, // SIU_PCR180\r
+ PORT_PCR_RESET, // SIU_PCR181\r
+ PORT_PCR_RESET, // SIU_PCR182\r
+ PORT_PCR_RESET, // SIU_PCR183\r
+ PORT_PCR_RESET, // SIU_PCR184\r
+ PORT_PCR_RESET, // SIU_PCR185\r
+ PORT_PCR_RESET, // SIU_PCR186\r
+ PORT_PCR_RESET, // SIU_PCR187\r
+ PORT_PCR_RESET, // SIU_PCR188\r
+ PORT_PA_PRIMARY_FUNC|PORT_OBE_ENABLE, // SIU_PCR189; This one should be EMIOS channel 10\r
+ PORT_PCR_RESET, // SIU_PCR190\r
+ PORT_PA_PRIMARY_FUNC|PORT_OBE_ENABLE, // SIU_PCR191; EMIOS channel 12\r
+ PORT_PCR_RESET, // SIU_PCR192\r
+ PORT_PCR_RESET, // SIU_PCR193\r
+ PORT_PCR_RESET, // SIU_PCR194\r
+ PORT_PCR_RESET, // SIU_PCR195\r
+ PORT_PCR_RESET, // SIU_PCR196\r
+ PORT_PCR_RESET, // SIU_PCR197\r
+ PORT_PCR_RESET, // SIU_PCR198\r
+ PORT_PCR_RESET, // SIU_PCR199\r
+ PORT_PCR_RESET, // SIU_PCR200\r
+ PORT_PCR_RESET, // SIU_PCR201\r
+ PORT_PCR_RESET, // SIU_PCR202\r
+ PORT_PCR_RESET, // SIU_PCR203\r
+ PORT_PCR_RESET, // SIU_PCR204\r
+ PORT_PCR_RESET, // SIU_PCR205\r
+ PORT_PCR_RESET, // SIU_PCR206\r
+ PORT_PCR_RESET, // SIU_PCR207\r
+ PORT_PCR_RESET, // SIU_PCR208\r
+ PORT_PCR_RESET, // SIU_PCR209\r
+ PORT_PCR_RESET, // SIU_PCR210\r
+ PORT_PCR_RESET, // SIU_PCR211\r
+ PORT_PCR_RESET, // SIU_PCR212\r
+ PORT_PCR_RESET, // SIU_PCR213\r
+ PORT_PCR_RESET, // SIU_PCR214\r
+ PORT_PCR_RESET, // SIU_PCR215\r
+ PORT_PCR_RESET, // SIU_PCR216\r
+ PORT_PCR_RESET, // SIU_PCR217\r
+ PORT_PCR_RESET, // SIU_PCR218\r
+ PORT_PCR_RESET, // SIU_PCR219\r
+ PORT_PCR_RESET, // SIU_PCR220\r
+ PORT_PCR_RESET, // SIU_PCR221\r
+ PORT_PCR_RESET, // SIU_PCR222\r
+ PORT_PCR_RESET, // SIU_PCR223\r
+ PORT_PCR_RESET, // SIU_PCR224\r
+ PORT_PCR_RESET, // SIU_PCR225\r
+ PORT_PCR_RESET, // SIU_PCR226\r
+ PORT_PCR_RESET, // SIU_PCR227\r
+ PORT_PCR_RESET, // SIU_PCR228\r
+ PORT_PCR_RESET, // SIU_PCR229\r
+ PORT_PCR_RESET, // SIU_PCR230\r
};\r
\r
const uint8_t PortOutConfigData[] = {\r
- GPDO_RESET, // SIU_GPDO0\r
- GPDO_RESET, // SIU_GPDO1\r
- GPDO_RESET, // SIU_GPDO2\r
- GPDO_RESET, // SIU_GPDO3\r
- GPDO_RESET, // SIU_GPDO4\r
- GPDO_RESET, // SIU_GPDO5\r
- GPDO_RESET, // SIU_GPDO6\r
- GPDO_RESET, // SIU_GPDO7\r
- GPDO_RESET, // SIU_GPDO8\r
- GPDO_RESET, // SIU_GPDO9\r
- GPDO_RESET, // SIU_GPDO10\r
- GPDO_RESET, // SIU_GPDO11\r
- GPDO_RESET, // SIU_GPDO12\r
- GPDO_RESET, // SIU_GPDO13\r
- GPDO_RESET, // SIU_GPDO14\r
- GPDO_RESET, // SIU_GPDO15\r
- GPDO_RESET, // SIU_GPDO16\r
- GPDO_RESET, // SIU_GPDO17\r
- GPDO_RESET, // SIU_GPDO18\r
- GPDO_RESET, // SIU_GPDO19\r
- GPDO_RESET, // SIU_GPDO20\r
- GPDO_RESET, // SIU_GPDO21\r
- GPDO_RESET, // SIU_GPDO22\r
- GPDO_RESET, // SIU_GPDO23\r
- GPDO_RESET, // SIU_GPDO24\r
- GPDO_RESET, // SIU_GPDO25\r
- GPDO_RESET, // SIU_GPDO26\r
- GPDO_RESET, // SIU_GPDO27\r
- GPDO_RESET, // SIU_GPDO28\r
- GPDO_RESET, // SIU_GPDO29\r
- GPDO_RESET, // SIU_GPDO30\r
- GPDO_RESET, // SIU_GPDO31\r
- GPDO_RESET, // SIU_GPDO32\r
- GPDO_RESET, // SIU_GPDO33\r
- GPDO_RESET, // SIU_GPDO34\r
- GPDO_RESET, // SIU_GPDO35\r
- GPDO_RESET, // SIU_GPDO36\r
- GPDO_RESET, // SIU_GPDO37\r
- GPDO_RESET, // SIU_GPDO38\r
- GPDO_RESET, // SIU_GPDO39\r
- GPDO_RESET, // SIU_GPDO40\r
- GPDO_RESET, // SIU_GPDO41\r
- GPDO_RESET, // SIU_GPDO42\r
- GPDO_RESET, // SIU_GPDO43\r
- GPDO_RESET, // SIU_GPDO44\r
- GPDO_RESET, // SIU_GPDO45\r
- GPDO_RESET, // SIU_GPDO46\r
- GPDO_RESET, // SIU_GPDO47\r
- GPDO_RESET, // SIU_GPDO48\r
- GPDO_RESET, // SIU_GPDO49\r
- GPDO_RESET, // SIU_GPDO50\r
- GPDO_RESET, // SIU_GPDO51\r
- GPDO_RESET, // SIU_GPDO52\r
- GPDO_RESET, // SIU_GPDO53\r
- GPDO_RESET, // SIU_GPDO54\r
- GPDO_RESET, // SIU_GPDO55\r
- GPDO_RESET, // SIU_GPDO56\r
- GPDO_RESET, // SIU_GPDO57\r
- GPDO_RESET, // SIU_GPDO58\r
- GPDO_RESET, // SIU_GPDO59\r
- GPDO_RESET, // SIU_GPDO60\r
- GPDO_RESET, // SIU_GPDO61\r
- GPDO_RESET, // SIU_GPDO62\r
- GPDO_RESET, // SIU_GPDO63\r
- GPDO_RESET, // SIU_GPDO64\r
- GPDO_RESET, // SIU_GPDO65\r
- GPDO_RESET, // SIU_GPDO66\r
- GPDO_RESET, // SIU_GPDO67\r
- GPDO_RESET, // SIU_GPDO68\r
- GPDO_RESET, // SIU_GPDO69\r
- GPDO_RESET, // SIU_GPDO70\r
- GPDO_RESET, // SIU_GPDO71\r
- GPDO_RESET, // SIU_GPDO72\r
- GPDO_RESET, // SIU_GPDO73\r
- GPDO_RESET, // SIU_GPDO74\r
- GPDO_RESET, // SIU_GPDO75\r
- GPDO_RESET, // SIU_GPDO76\r
- GPDO_RESET, // SIU_GPDO77\r
- GPDO_RESET, // SIU_GPDO78\r
- GPDO_RESET, // SIU_GPDO79\r
- GPDO_RESET, // SIU_GPDO80\r
- GPDO_RESET, // SIU_GPDO81\r
- GPDO_RESET, // SIU_GPDO82\r
- GPDO_RESET, // SIU_GPDO83\r
- GPDO_RESET, // SIU_GPDO84\r
- GPDO_RESET, // SIU_GPDO85\r
- GPDO_RESET, // SIU_GPDO86\r
- GPDO_RESET, // SIU_GPDO87\r
- GPDO_RESET, // SIU_GPDO88\r
- GPDO_RESET, // SIU_GPDO89\r
- GPDO_RESET, // SIU_GPDO90\r
- GPDO_RESET, // SIU_GPDO91\r
- GPDO_RESET, // SIU_GPDO92\r
- GPDO_RESET, // SIU_GPDO93\r
- GPDO_RESET, // SIU_GPDO94\r
- GPDO_RESET, // SIU_GPDO95\r
- GPDO_RESET, // SIU_GPDO96\r
- GPDO_RESET, // SIU_GPDO97\r
- GPDO_RESET, // SIU_GPDO98\r
- GPDO_RESET, // SIU_GPDO99\r
- GPDO_RESET, // SIU_GPDO100\r
- GPDO_RESET, // SIU_GPDO101\r
- GPDO_RESET, // SIU_GPDO102\r
- GPDO_RESET, // SIU_GPDO103\r
- GPDO_RESET, // SIU_GPDO104\r
- GPDO_RESET, // SIU_GPDO105\r
- GPDO_RESET, // SIU_GPDO106\r
- GPDO_RESET, // SIU_GPDO107\r
- GPDO_RESET, // SIU_GPDO108\r
- GPDO_RESET, // SIU_GPDO109\r
- GPDO_RESET, // SIU_GPDO110\r
- GPDO_RESET, // SIU_GPDO111\r
- GPDO_RESET, // SIU_GPDO112\r
- GPDO_RESET, // SIU_GPDO113\r
- GPDO_RESET, // SIU_GPDO114\r
- GPDO_RESET, // SIU_GPDO115\r
- GPDO_RESET, // SIU_GPDO116\r
- GPDO_RESET, // SIU_GPDO117\r
- GPDO_RESET, // SIU_GPDO118\r
- GPDO_RESET, // SIU_GPDO119\r
- GPDO_RESET, // SIU_GPDO120\r
- GPDO_RESET, // SIU_GPDO121\r
- GPDO_RESET, // SIU_GPDO122\r
- GPDO_RESET, // SIU_GPDO123\r
- GPDO_RESET, // SIU_GPDO124\r
- GPDO_RESET, // SIU_GPDO125\r
- GPDO_RESET, // SIU_GPDO126\r
- GPDO_RESET, // SIU_GPDO127\r
- GPDO_RESET, // SIU_GPDO128\r
- GPDO_RESET, // SIU_GPDO129\r
- GPDO_RESET, // SIU_GPDO130\r
- GPDO_RESET, // SIU_GPDO131\r
- GPDO_RESET, // SIU_GPDO132\r
- GPDO_RESET, // SIU_GPDO133\r
- GPDO_RESET, // SIU_GPDO134\r
- GPDO_RESET, // SIU_GPDO135\r
- GPDO_RESET, // SIU_GPDO136\r
- GPDO_RESET, // SIU_GPDO137\r
- GPDO_RESET, // SIU_GPDO138\r
- GPDO_RESET, // SIU_GPDO139\r
- GPDO_RESET, // SIU_GPDO140\r
- GPDO_RESET, // SIU_GPDO141\r
- GPDO_RESET, // SIU_GPDO142\r
- GPDO_RESET, // SIU_GPDO143\r
- GPDO_RESET, // SIU_GPDO144\r
- GPDO_RESET, // SIU_GPDO145\r
- GPDO_RESET, // SIU_GPDO146\r
- GPDO_RESET, // SIU_GPDO147\r
- GPDO_RESET, // SIU_GPDO148\r
- GPDO_RESET, // SIU_GPDO149\r
- GPDO_RESET, // SIU_GPDO150\r
- GPDO_RESET, // SIU_GPDO151\r
- GPDO_RESET, // SIU_GPDO152\r
- GPDO_RESET, // SIU_GPDO153\r
- GPDO_RESET, // SIU_GPDO154\r
- GPDO_RESET, // SIU_GPDO155\r
- GPDO_RESET, // SIU_GPDO156\r
- GPDO_RESET, // SIU_GPDO157\r
- GPDO_RESET, // SIU_GPDO158\r
- GPDO_RESET, // SIU_GPDO159\r
- GPDO_RESET, // SIU_GPDO160\r
- GPDO_RESET, // SIU_GPDO161\r
- GPDO_RESET, // SIU_GPDO162\r
- GPDO_RESET, // SIU_GPDO163\r
- GPDO_RESET, // SIU_GPDO164\r
- GPDO_RESET, // SIU_GPDO165\r
- GPDO_RESET, // SIU_GPDO166\r
- GPDO_RESET, // SIU_GPDO167\r
- GPDO_RESET, // SIU_GPDO168\r
- GPDO_RESET, // SIU_GPDO169\r
- GPDO_RESET, // SIU_GPDO170\r
- GPDO_RESET, // SIU_GPDO171\r
- GPDO_RESET, // SIU_GPDO172\r
- GPDO_RESET, // SIU_GPDO173\r
- GPDO_RESET, // SIU_GPDO174\r
- GPDO_RESET, // SIU_GPDO175\r
- GPDO_RESET, // SIU_GPDO176\r
- GPDO_RESET, // SIU_GPDO177\r
- GPDO_RESET, // SIU_GPDO178\r
- GPDO_RESET, // SIU_GPDO179\r
- GPDO_RESET, // SIU_GPDO180\r
- GPDO_RESET, // SIU_GPDO181\r
- GPDO_RESET, // SIU_GPDO182\r
- GPDO_RESET, // SIU_GPDO183\r
- GPDO_RESET, // SIU_GPDO184\r
- GPDO_RESET, // SIU_GPDO185\r
- GPDO_RESET, // SIU_GPDO186\r
- GPDO_RESET, // SIU_GPDO187\r
- GPDO_RESET, // SIU_GPDO188\r
- GPDO_RESET, // SIU_GPDO189\r
- GPDO_RESET, // SIU_GPDO190\r
- GPDO_RESET, // SIU_GPDO191\r
- GPDO_RESET, // SIU_GPDO192\r
- GPDO_RESET, // SIU_GPDO193\r
- GPDO_RESET, // SIU_GPDO194\r
- GPDO_RESET, // SIU_GPDO195\r
- GPDO_RESET, // SIU_GPDO196\r
- GPDO_RESET, // SIU_GPDO197\r
- GPDO_RESET, // SIU_GPDO198\r
- GPDO_RESET, // SIU_GPDO199\r
- GPDO_RESET, // SIU_GPDO200\r
- GPDO_RESET, // SIU_GPDO201\r
- GPDO_RESET, // SIU_GPDO202\r
- GPDO_RESET, // SIU_GPDO203\r
- GPDO_RESET, // SIU_GPDO204\r
- GPDO_RESET, // SIU_GPDO205\r
- GPDO_RESET, // SIU_GPDO206\r
- GPDO_RESET, // SIU_GPDO207\r
- GPDO_RESET, // SIU_GPDO208\r
- GPDO_RESET, // SIU_GPDO209\r
- GPDO_RESET, // SIU_GPDO210\r
- GPDO_RESET, // SIU_GPDO211\r
- GPDO_RESET, // SIU_GPDO212\r
- GPDO_RESET, // SIU_GPDO213\r
+ PORT_GPDO_RESET, // SIU_GPDO0\r
+ PORT_GPDO_RESET, // SIU_GPDO1\r
+ PORT_GPDO_RESET, // SIU_GPDO2\r
+ PORT_GPDO_RESET, // SIU_GPDO3\r
+ PORT_GPDO_RESET, // SIU_GPDO4\r
+ PORT_GPDO_RESET, // SIU_GPDO5\r
+ PORT_GPDO_RESET, // SIU_GPDO6\r
+ PORT_GPDO_RESET, // SIU_GPDO7\r
+ PORT_GPDO_RESET, // SIU_GPDO8\r
+ PORT_GPDO_RESET, // SIU_GPDO9\r
+ PORT_GPDO_RESET, // SIU_GPDO10\r
+ PORT_GPDO_RESET, // SIU_GPDO11\r
+ PORT_GPDO_RESET, // SIU_GPDO12\r
+ PORT_GPDO_RESET, // SIU_GPDO13\r
+ PORT_GPDO_RESET, // SIU_GPDO14\r
+ PORT_GPDO_RESET, // SIU_GPDO15\r
+ PORT_GPDO_RESET, // SIU_GPDO16\r
+ PORT_GPDO_RESET, // SIU_GPDO17\r
+ PORT_GPDO_RESET, // SIU_GPDO18\r
+ PORT_GPDO_RESET, // SIU_GPDO19\r
+ PORT_GPDO_RESET, // SIU_GPDO20\r
+ PORT_GPDO_RESET, // SIU_GPDO21\r
+ PORT_GPDO_RESET, // SIU_GPDO22\r
+ PORT_GPDO_RESET, // SIU_GPDO23\r
+ PORT_GPDO_RESET, // SIU_GPDO24\r
+ PORT_GPDO_RESET, // SIU_GPDO25\r
+ PORT_GPDO_RESET, // SIU_GPDO26\r
+ PORT_GPDO_RESET, // SIU_GPDO27\r
+ PORT_GPDO_RESET, // SIU_GPDO28\r
+ PORT_GPDO_RESET, // SIU_GPDO29\r
+ PORT_GPDO_RESET, // SIU_GPDO30\r
+ PORT_GPDO_RESET, // SIU_GPDO31\r
+ PORT_GPDO_RESET, // SIU_GPDO32\r
+ PORT_GPDO_RESET, // SIU_GPDO33\r
+ PORT_GPDO_RESET, // SIU_GPDO34\r
+ PORT_GPDO_RESET, // SIU_GPDO35\r
+ PORT_GPDO_RESET, // SIU_GPDO36\r
+ PORT_GPDO_RESET, // SIU_GPDO37\r
+ PORT_GPDO_RESET, // SIU_GPDO38\r
+ PORT_GPDO_RESET, // SIU_GPDO39\r
+ PORT_GPDO_RESET, // SIU_GPDO40\r
+ PORT_GPDO_RESET, // SIU_GPDO41\r
+ PORT_GPDO_RESET, // SIU_GPDO42\r
+ PORT_GPDO_RESET, // SIU_GPDO43\r
+ PORT_GPDO_RESET, // SIU_GPDO44\r
+ PORT_GPDO_RESET, // SIU_GPDO45\r
+ PORT_GPDO_RESET, // SIU_GPDO46\r
+ PORT_GPDO_RESET, // SIU_GPDO47\r
+ PORT_GPDO_RESET, // SIU_GPDO48\r
+ PORT_GPDO_RESET, // SIU_GPDO49\r
+ PORT_GPDO_RESET, // SIU_GPDO50\r
+ PORT_GPDO_RESET, // SIU_GPDO51\r
+ PORT_GPDO_RESET, // SIU_GPDO52\r
+ PORT_GPDO_RESET, // SIU_GPDO53\r
+ PORT_GPDO_RESET, // SIU_GPDO54\r
+ PORT_GPDO_RESET, // SIU_GPDO55\r
+ PORT_GPDO_RESET, // SIU_GPDO56\r
+ PORT_GPDO_RESET, // SIU_GPDO57\r
+ PORT_GPDO_RESET, // SIU_GPDO58\r
+ PORT_GPDO_RESET, // SIU_GPDO59\r
+ PORT_GPDO_RESET, // SIU_GPDO60\r
+ PORT_GPDO_RESET, // SIU_GPDO61\r
+ PORT_GPDO_RESET, // SIU_GPDO62\r
+ PORT_GPDO_RESET, // SIU_GPDO63\r
+ PORT_GPDO_RESET, // SIU_GPDO64\r
+ PORT_GPDO_RESET, // SIU_GPDO65\r
+ PORT_GPDO_RESET, // SIU_GPDO66\r
+ PORT_GPDO_RESET, // SIU_GPDO67\r
+ PORT_GPDO_RESET, // SIU_GPDO68\r
+ PORT_GPDO_RESET, // SIU_GPDO69\r
+ PORT_GPDO_RESET, // SIU_GPDO70\r
+ PORT_GPDO_RESET, // SIU_GPDO71\r
+ PORT_GPDO_RESET, // SIU_GPDO72\r
+ PORT_GPDO_RESET, // SIU_GPDO73\r
+ PORT_GPDO_RESET, // SIU_GPDO74\r
+ PORT_GPDO_RESET, // SIU_GPDO75\r
+ PORT_GPDO_RESET, // SIU_GPDO76\r
+ PORT_GPDO_RESET, // SIU_GPDO77\r
+ PORT_GPDO_RESET, // SIU_GPDO78\r
+ PORT_GPDO_RESET, // SIU_GPDO79\r
+ PORT_GPDO_RESET, // SIU_GPDO80\r
+ PORT_GPDO_RESET, // SIU_GPDO81\r
+ PORT_GPDO_RESET, // SIU_GPDO82\r
+ PORT_GPDO_RESET, // SIU_GPDO83\r
+ PORT_GPDO_RESET, // SIU_GPDO84\r
+ PORT_GPDO_RESET, // SIU_GPDO85\r
+ PORT_GPDO_RESET, // SIU_GPDO86\r
+ PORT_GPDO_RESET, // SIU_GPDO87\r
+ PORT_GPDO_RESET, // SIU_GPDO88\r
+ PORT_GPDO_RESET, // SIU_GPDO89\r
+ PORT_GPDO_RESET, // SIU_GPDO90\r
+ PORT_GPDO_RESET, // SIU_GPDO91\r
+ PORT_GPDO_RESET, // SIU_GPDO92\r
+ PORT_GPDO_RESET, // SIU_GPDO93\r
+ PORT_GPDO_RESET, // SIU_GPDO94\r
+ PORT_GPDO_RESET, // SIU_GPDO95\r
+ PORT_GPDO_RESET, // SIU_GPDO96\r
+ PORT_GPDO_RESET, // SIU_GPDO97\r
+ PORT_GPDO_RESET, // SIU_GPDO98\r
+ PORT_GPDO_RESET, // SIU_GPDO99\r
+ PORT_GPDO_RESET, // SIU_GPDO100\r
+ PORT_GPDO_RESET, // SIU_GPDO101\r
+ PORT_GPDO_RESET, // SIU_GPDO102\r
+ PORT_GPDO_RESET, // SIU_GPDO103\r
+ PORT_GPDO_RESET, // SIU_GPDO104\r
+ PORT_GPDO_RESET, // SIU_GPDO105\r
+ PORT_GPDO_RESET, // SIU_GPDO106\r
+ PORT_GPDO_RESET, // SIU_GPDO107\r
+ PORT_GPDO_RESET, // SIU_GPDO108\r
+ PORT_GPDO_RESET, // SIU_GPDO109\r
+ PORT_GPDO_RESET, // SIU_GPDO110\r
+ PORT_GPDO_RESET, // SIU_GPDO111\r
+ PORT_GPDO_RESET, // SIU_GPDO112\r
+ PORT_GPDO_RESET, // SIU_GPDO113\r
+ PORT_GPDO_RESET, // SIU_GPDO114\r
+ PORT_GPDO_RESET, // SIU_GPDO115\r
+ PORT_GPDO_RESET, // SIU_GPDO116\r
+ PORT_GPDO_RESET, // SIU_GPDO117\r
+ PORT_GPDO_RESET, // SIU_GPDO118\r
+ PORT_GPDO_RESET, // SIU_GPDO119\r
+ PORT_GPDO_RESET, // SIU_GPDO120\r
+ PORT_GPDO_RESET, // SIU_GPDO121\r
+ PORT_GPDO_RESET, // SIU_GPDO122\r
+ PORT_GPDO_RESET, // SIU_GPDO123\r
+ PORT_GPDO_RESET, // SIU_GPDO124\r
+ PORT_GPDO_RESET, // SIU_GPDO125\r
+ PORT_GPDO_RESET, // SIU_GPDO126\r
+ PORT_GPDO_RESET, // SIU_GPDO127\r
+ PORT_GPDO_RESET, // SIU_GPDO128\r
+ PORT_GPDO_RESET, // SIU_GPDO129\r
+ PORT_GPDO_RESET, // SIU_GPDO130\r
+ PORT_GPDO_RESET, // SIU_GPDO131\r
+ PORT_GPDO_RESET, // SIU_GPDO132\r
+ PORT_GPDO_RESET, // SIU_GPDO133\r
+ PORT_GPDO_RESET, // SIU_GPDO134\r
+ PORT_GPDO_RESET, // SIU_GPDO135\r
+ PORT_GPDO_RESET, // SIU_GPDO136\r
+ PORT_GPDO_RESET, // SIU_GPDO137\r
+ PORT_GPDO_RESET, // SIU_GPDO138\r
+ PORT_GPDO_RESET, // SIU_GPDO139\r
+ PORT_GPDO_RESET, // SIU_GPDO140\r
+ PORT_GPDO_RESET, // SIU_GPDO141\r
+ PORT_GPDO_RESET, // SIU_GPDO142\r
+ PORT_GPDO_RESET, // SIU_GPDO143\r
+ PORT_GPDO_RESET, // SIU_GPDO144\r
+ PORT_GPDO_RESET, // SIU_GPDO145\r
+ PORT_GPDO_RESET, // SIU_GPDO146\r
+ PORT_GPDO_RESET, // SIU_GPDO147\r
+ PORT_GPDO_RESET, // SIU_GPDO148\r
+ PORT_GPDO_RESET, // SIU_GPDO149\r
+ PORT_GPDO_RESET, // SIU_GPDO150\r
+ PORT_GPDO_RESET, // SIU_GPDO151\r
+ PORT_GPDO_RESET, // SIU_GPDO152\r
+ PORT_GPDO_RESET, // SIU_GPDO153\r
+ PORT_GPDO_RESET, // SIU_GPDO154\r
+ PORT_GPDO_RESET, // SIU_GPDO155\r
+ PORT_GPDO_RESET, // SIU_GPDO156\r
+ PORT_GPDO_RESET, // SIU_GPDO157\r
+ PORT_GPDO_RESET, // SIU_GPDO158\r
+ PORT_GPDO_RESET, // SIU_GPDO159\r
+ PORT_GPDO_RESET, // SIU_GPDO160\r
+ PORT_GPDO_RESET, // SIU_GPDO161\r
+ PORT_GPDO_RESET, // SIU_GPDO162\r
+ PORT_GPDO_RESET, // SIU_GPDO163\r
+ PORT_GPDO_RESET, // SIU_GPDO164\r
+ PORT_GPDO_RESET, // SIU_GPDO165\r
+ PORT_GPDO_RESET, // SIU_GPDO166\r
+ PORT_GPDO_RESET, // SIU_GPDO167\r
+ PORT_GPDO_RESET, // SIU_GPDO168\r
+ PORT_GPDO_RESET, // SIU_GPDO169\r
+ PORT_GPDO_RESET, // SIU_GPDO170\r
+ PORT_GPDO_RESET, // SIU_GPDO171\r
+ PORT_GPDO_RESET, // SIU_GPDO172\r
+ PORT_GPDO_RESET, // SIU_GPDO173\r
+ PORT_GPDO_RESET, // SIU_GPDO174\r
+ PORT_GPDO_RESET, // SIU_GPDO175\r
+ PORT_GPDO_RESET, // SIU_GPDO176\r
+ PORT_GPDO_RESET, // SIU_GPDO177\r
+ PORT_GPDO_RESET, // SIU_GPDO178\r
+ PORT_GPDO_RESET, // SIU_GPDO179\r
+ PORT_GPDO_RESET, // SIU_GPDO180\r
+ PORT_GPDO_RESET, // SIU_GPDO181\r
+ PORT_GPDO_RESET, // SIU_GPDO182\r
+ PORT_GPDO_RESET, // SIU_GPDO183\r
+ PORT_GPDO_RESET, // SIU_GPDO184\r
+ PORT_GPDO_RESET, // SIU_GPDO185\r
+ PORT_GPDO_RESET, // SIU_GPDO186\r
+ PORT_GPDO_RESET, // SIU_GPDO187\r
+ PORT_GPDO_RESET, // SIU_GPDO188\r
+ PORT_GPDO_RESET, // SIU_GPDO189\r
+ PORT_GPDO_RESET, // SIU_GPDO190\r
+ PORT_GPDO_RESET, // SIU_GPDO191\r
+ PORT_GPDO_RESET, // SIU_GPDO192\r
+ PORT_GPDO_RESET, // SIU_GPDO193\r
+ PORT_GPDO_RESET, // SIU_GPDO194\r
+ PORT_GPDO_RESET, // SIU_GPDO195\r
+ PORT_GPDO_RESET, // SIU_GPDO196\r
+ PORT_GPDO_RESET, // SIU_GPDO197\r
+ PORT_GPDO_RESET, // SIU_GPDO198\r
+ PORT_GPDO_RESET, // SIU_GPDO199\r
+ PORT_GPDO_RESET, // SIU_GPDO200\r
+ PORT_GPDO_RESET, // SIU_GPDO201\r
+ PORT_GPDO_RESET, // SIU_GPDO202\r
+ PORT_GPDO_RESET, // SIU_GPDO203\r
+ PORT_GPDO_RESET, // SIU_GPDO204\r
+ PORT_GPDO_RESET, // SIU_GPDO205\r
+ PORT_GPDO_RESET, // SIU_GPDO206\r
+ PORT_GPDO_RESET, // SIU_GPDO207\r
+ PORT_GPDO_RESET, // SIU_GPDO208\r
+ PORT_GPDO_RESET, // SIU_GPDO209\r
+ PORT_GPDO_RESET, // SIU_GPDO210\r
+ PORT_GPDO_RESET, // SIU_GPDO211\r
+ PORT_GPDO_RESET, // SIU_GPDO212\r
+ PORT_GPDO_RESET, // SIU_GPDO213\r
};\r
\r
const Port_ConfigType PortConfigData =\r
\r
#define PORT_VERSION_INFO_API STD_ON\r
#define PORT_DEV_ERROR_DETECT STD_ON\r
-#define PORT_PIN_DIRECTION_CHANGES_ALLOWED STD_ON\r
+#define PORT_SET_PIN_MODE_API STD_ON\r
+#define PORT_SET_PIN_DIRECTION_API STD_ON\r
\r
typedef uint16 Port_PinType;\r
\r
-#define BIT0 (1<<15)\r
-#define BIT1 (1<<14)\r
-#define BIT2 (1<<13)\r
-#define BIT3 (1<<12)\r
-#define BIT4 (1<<11)\r
-#define BIT5 (1<<10)\r
-#define BIT6 (1<<9)\r
-#define BIT7 (1<<8)\r
-#define BIT8 (1<<7)\r
-#define BIT9 (1<<6)\r
-#define BIT10 (1<<5)\r
-#define BIT11 (1<<4)\r
-#define BIT12 (1<<3)\r
-#define BIT13 (1<<2)\r
-#define BIT14 (1<<1)\r
-#define BIT15 (1<<0)\r
-\r
-#define WPS_BIT BIT15\r
-#define WPE_BIT BIT14\r
-#define SRC1_BIT BIT13\r
-#define SRC0_BIT BIT12\r
-#define HYS_BIT BIT11\r
-#define ODE_BIT BIT10\r
-#define DSC1_BIT BIT9\r
-#define DSC0_BIT BIT8\r
-#define IBE_BIT BIT7\r
-#define OBE_BIT BIT6\r
-#define PA2_BIT BIT5\r
-#define PA1_BIT BIT4\r
-#define PA0_BIT BIT3\r
-\r
-#define PULL_UP (WPE_BIT|WPS_BIT)\r
-#define PULL_DOWN (WPE_BIT)\r
-#define PULL_NONE (0)\r
-#define SLEW_RATE_MIN (0)\r
-#define SLEW_RATE_MED (SRC1_BIT)\r
-#define SLEW_RATE_MAX (SRC1_BIT|SRC0_BIT)\r
-#define HYS_ENABLE (HYS_BIT)\r
-#define ODE_ENABLE (ODE_BIT)\r
-#define IBE_ENABLE (IBE_BIT)\r
-#define OBE_ENABLE (OBE_BIT)\r
-\r
-#define PA_IO (0)\r
-#define PA_PRIMARY_FUNC (PA2_BIT)\r
-#define PA_ALTERNATE_FUNC1 (PA1_BIT)\r
-#define PA_PRIMARY_FUNC1 (PA1_BIT|PA2_BIT)\r
-#define PA_ALTERNATE_FUNC2 (PA0_BIT)\r
-\r
-#define PCR_IO_INPUT (IBE_ENABLE|PULL_DOWN)\r
-#define PCR_IO_OUTPUT (OBE_ENABLE)\r
+#define PORT_BIT0 (1<<15)\r
+#define PORT_BIT1 (1<<14)\r
+#define PORT_BIT2 (1<<13)\r
+#define PORT_BIT3 (1<<12)\r
+#define PORT_BIT4 (1<<11)\r
+#define PORT_BIT5 (1<<10)\r
+#define PORT_BIT6 (1<<9)\r
+#define PORT_BIT7 (1<<8)\r
+#define PORT_BIT8 (1<<7)\r
+#define PORT_BIT9 (1<<6)\r
+#define PORT_BIT10 (1<<5)\r
+#define PORT_BIT11 (1<<4)\r
+#define PORT_BIT12 (1<<3)\r
+#define PORT_BIT13 (1<<2)\r
+#define PORT_BIT14 (1<<1)\r
+#define PORT_BIT15 (1<<0)\r
+\r
+#define PORT_WPS_BIT PORT_BIT15\r
+#define PORT_WPE_BIT PORT_BIT14\r
+#define PORT_SRC1_BIT PORT_BIT13\r
+#define PORT_SRC0_BIT PORT_BIT12\r
+#define PORT_HYS_BIT PORT_BIT11\r
+#define PORT_ODE_BIT PORT_BIT10\r
+#define PORT_DSC1_BIT PORT_BIT9\r
+#define PORT_DSC0_BIT PORT_BIT8\r
+#define PORT_IBE_BIT PORT_BIT7\r
+#define PORT_OBE_BIT PORT_BIT6\r
+#define PORT_PA2_BIT PORT_BIT5\r
+#define PORT_PA1_BIT PORT_BIT4\r
+#define PORT_PA0_BIT PORT_BIT3\r
+\r
+#define PORT_PULL_UP (PORT_WPE_BIT|PORT_WPS_BIT)\r
+#define PORT_PULL_DOWN (PORT_WPE_BIT)\r
+#define PORT_PULL_NONE (0)\r
+#define PORT_SLEW_RATE_MIN (0)\r
+#define PORT_SLEW_RATE_MED (PORT_SRC1_BIT)\r
+#define PORT_SLEW_RATE_MAX (PORT_SRC1_BIT|PORT_SRC0_BIT)\r
+#define PORT_HYS_ENABLE (PORT_HYS_BIT)\r
+#define PORT_ODE_ENABLE (PORT_ODE_BIT)\r
+#define PORT_IBE_ENABLE (PORT_IBE_BIT)\r
+#define PORT_OBE_ENABLE (PORT_OBE_BIT)\r
+\r
+#define PORT_PA_IO (0)\r
+#define PORT_PA_PRIMARY_FUNC (PORT_PA2_BIT)\r
+#define PORT_PA_ALTERNATE_FUNC1 (PORT_PA1_BIT)\r
+#define PORT_PA_PRIMARY_FUNC1 (PORT_PA1_BIT|PORT_PA2_BIT)\r
+#define PORT_PA_ALTERNATE_FUNC2 (PORT_PA0_BIT)\r
+\r
+#define PORT_PCR_IO_INPUT (PORT_IBE_ENABLE|PORT_PULL_DOWN)\r
+#define PORT_PCR_IO_OUTPUT (PORT_OBE_ENABLE)\r
\r
// Should be this out of reset\r
-#define PCR_RESET (0)\r
-#define PCR_BOOTCFG (PCR_IO_INPUT)\r
-#define GPDO_RESET (0)\r
+#define PORT_PCR_RESET (0)\r
+#define PORT_PCR_BOOTCFG (PORT_PCR_IO_INPUT)\r
+#define PORT_GPDO_RESET (0)\r
\r
typedef struct\r
{\r
\r
// Select DIO channel\r
#if defined(CFG_BRD_MPC5516IT)\r
-#define LED_CHANNEL LEDS_LED5\r
+#define LED_CHANNEL DIO_CHANNEL_NAME_LEDS_LED5\r
\r
#elif defined(CFG_BRD_MPC5567QRTECH)\r
-#define LED_CHANNEL LED_K2\r
+#define LED_CHANNEL DIO_CHANNEL_NAME_LED_K2\r
\r
#else\r
#warning "Unknown board or CFG_BRD_* undefined"\r
// Input: PA,OBE,IBE,HYS,WPE,WPS\r
// Output: PA,OBE,IBE,ODE,SRC,(WPE,WPS)\r
\r
-#define PCR_PWM PCR_BOOTCFG\r
+#define PCR_PWM PORT_PCR_BOOTCFG\r
#define PCR_ADC (0)\r
-#define PCR_IO_INPUT PCR_BOOTCFG\r
-#define PCR_IO_OUTPUT OBE_ENABLE\r
-#define PCR_CAN (0)\r
-#define PCR_SPI PCR_BOOTCFG\r
-#define PCR_I2C PCR_BOOTCFG\r
+#define PCR_IO_INPUT PORT_PCR_BOOTCFG\r
+#define PCR_IO_OUTPUT PORT_OBE_ENABLE\r
+#define PCR_CAN (0)\r
+#define PCR_SPI PORT_PCR_BOOTCFG\r
+#define PCR_I2C PORT_PCR_BOOTCFG\r
\r
const uint16_t PortPadConfigData[] =\r
{\r
// pad 0-15\r
- PCR_RESET, /* PA0, AN0 */\r
- PCR_RESET, /* PA1 */\r
- PCR_RESET, /* PA2 */\r
- PCR_RESET, /* PA3 */\r
- PCR_RESET, /* PA4 */\r
- PCR_RESET, /* PA5 */\r
- PCR_RESET, /* PA6, */\r
- PCR_RESET, /* PA7(input only) */\r
- PCR_RESET, /* PA8(input only) */\r
- PCR_RESET, /* PA9(input only) */\r
- PCR_RESET, /* PA10(input only) */\r
- PCR_RESET, /* PA11(input only) */\r
- PCR_RESET, /* PA12(input only) */\r
- PCR_RESET, /* PA13(input only) */\r
- PCR_RESET, /* PA14(input only) */\r
- PCR_RESET, /* PA15(input only) */\r
+ PORT_PCR_RESET, /* PA0, AN0 */\r
+ PORT_PCR_RESET, /* PA1 */\r
+ PORT_PCR_RESET, /* PA2 */\r
+ PORT_PCR_RESET, /* PA3 */\r
+ PORT_PCR_RESET, /* PA4 */\r
+ PORT_PCR_RESET, /* PA5 */\r
+ PORT_PCR_RESET, /* PA6, */\r
+ PORT_PCR_RESET, /* PA7(input only) */\r
+ PORT_PCR_RESET, /* PA8(input only) */\r
+ PORT_PCR_RESET, /* PA9(input only) */\r
+ PORT_PCR_RESET, /* PA10(input only) */\r
+ PORT_PCR_RESET, /* PA11(input only) */\r
+ PORT_PCR_RESET, /* PA12(input only) */\r
+ PORT_PCR_RESET, /* PA13(input only) */\r
+ PORT_PCR_RESET, /* PA14(input only) */\r
+ PORT_PCR_RESET, /* PA15(input only) */\r
\r
// pad 16-31\r
- PCR_RESET, /* PB0 */\r
- PCR_RESET, /* PB1 */\r
- PCR_RESET, /* PB2 */\r
- PCR_RESET, /* PB3 */\r
- PCR_RESET, /* PB4 */\r
- PCR_RESET, /* PB5 */\r
- PCR_RESET, /* PB6 */\r
- PCR_RESET, /* PB7 */\r
- PCR_RESET, /* PB8 */\r
- PCR_RESET, /* PB9 */\r
- PCR_RESET, /* PB10 */\r
- PCR_RESET, /* PB11 */\r
- PCR_RESET, /* PB12 */\r
- PCR_RESET, /* PB13 */\r
- PCR_RESET, /* PB14 */\r
- PCR_RESET, /* PB15 */\r
+ PORT_PCR_RESET, /* PB0 */\r
+ PORT_PCR_RESET, /* PB1 */\r
+ PORT_PCR_RESET, /* PB2 */\r
+ PORT_PCR_RESET, /* PB3 */\r
+ PORT_PCR_RESET, /* PB4 */\r
+ PORT_PCR_RESET, /* PB5 */\r
+ PORT_PCR_RESET, /* PB6 */\r
+ PORT_PCR_RESET, /* PB7 */\r
+ PORT_PCR_RESET, /* PB8 */\r
+ PORT_PCR_RESET, /* PB9 */\r
+ PORT_PCR_RESET, /* PB10 */\r
+ PORT_PCR_RESET, /* PB11 */\r
+ PORT_PCR_RESET, /* PB12 */\r
+ PORT_PCR_RESET, /* PB13 */\r
+ PORT_PCR_RESET, /* PB14 */\r
+ PORT_PCR_RESET, /* PB15 */\r
\r
// pad 32-47\r
- PA_FUNC1|OBE_ENABLE, /* PC0/emios0 */\r
- PCR_RESET, // PC1\r
- PCR_RESET, // PC2\r
- PA_FUNC1|OBE_ENABLE, /* PC3 emios3, pin 117 */\r
- PCR_RESET, /* PC4 */\r
- PCR_RESET, /* PC5 */\r
- PCR_RESET, /* PC6 */\r
- PCR_RESET, /* PC7 */\r
- PCR_RESET, /* PC8 */\r
- PCR_RESET, /* PC9 */\r
- PCR_RESET, /* PC10 */\r
- PCR_RESET, /* PC11 */\r
- PCR_RESET, /* PC12 */\r
- PCR_RESET, /* PC13 */\r
- PCR_RESET, /* PC14 */\r
- PCR_RESET, /* PC15 */\r
+ PORT_PA_FUNC1|PORT_OBE_ENABLE, /* PC0/emios0 */\r
+ PORT_PCR_RESET, // PC1\r
+ PORT_PCR_RESET, // PC2\r
+ PORT_PA_FUNC1|PORT_OBE_ENABLE, /* PC3 emios3, pin 117 */\r
+ PORT_PCR_RESET, /* PC4 */\r
+ PORT_PCR_RESET, /* PC5 */\r
+ PORT_PCR_RESET, /* PC6 */\r
+ PORT_PCR_RESET, /* PC7 */\r
+ PORT_PCR_RESET, /* PC8 */\r
+ PORT_PCR_RESET, /* PC9 */\r
+ PORT_PCR_RESET, /* PC10 */\r
+ PORT_PCR_RESET, /* PC11 */\r
+ PORT_PCR_RESET, /* PC12 */\r
+ PORT_PCR_RESET, /* PC13 */\r
+ PORT_PCR_RESET, /* PC14 */\r
+ PORT_PCR_RESET, /* PC15 */\r
\r
// pad 48-63\r
- PCR_RESET, /* PD0, CAN_A, Tx */\r
- PCR_RESET, /* PD1, CAN_A, Rx */\r
- PCR_BOOTCFG, /* PD2 */\r
- PCR_RESET, /* PD3 */\r
- PA_FUNC2|OBE_ENABLE, /* PD4, LED */\r
- PA_FUNC2|OBE_ENABLE, /* PD5, LED */\r
- PCR_RESET, /* PD6 , SCI_RS232??*/\r
- PCR_RESET, /* PD7 , SCI_RS232??*/\r
- (PA_FUNC1 | OBE_ENABLE | SLEW_RATE_MAX), /* PD8 LIN TX */\r
- (PA_FUNC1 | IBE_ENABLE), /* PD9 LIN RX */\r
- PCR_RESET, /* PD10 */\r
- PCR_RESET, /* PD11 */\r
- (PA_FUNC1 | OBE_ENABLE | SLEW_RATE_MAX), /* PD12 SPIB_CS0 */\r
- (PA_FUNC1 | OBE_ENABLE | SLEW_RATE_MAX), /* PD13 SPIB_CLK*/\r
- (PA_FUNC1 | OBE_ENABLE | SLEW_RATE_MAX), /* PD14 SPIB_SO*/\r
- (PA_FUNC1 | IBE_ENABLE), /* PD15 SPIB_SI*/\r
+ PORT_PCR_RESET, /* PD0, CAN_A, Tx */\r
+ PORT_PCR_RESET, /* PD1, CAN_A, Rx */\r
+ PORT_PCR_BOOTCFG, /* PD2 */\r
+ PORT_PCR_RESET, /* PD3 */\r
+ PORT_PA_FUNC2|PORT_OBE_ENABLE, /* PD4, LED */\r
+ PORT_PA_FUNC2|PORT_OBE_ENABLE, /* PD5, LED */\r
+ PORT_PCR_RESET, /* PD6 , SCI_RS232??*/\r
+ PORT_PCR_RESET, /* PD7 , SCI_RS232??*/\r
+ (PORT_PA_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MAX), /* PD8 LIN TX */\r
+ (PORT_PA_FUNC1 | PORT_IBE_ENABLE), /* PD9 LIN RX */\r
+ PORT_PCR_RESET, /* PD10 */\r
+ PORT_PCR_RESET, /* PD11 */\r
+ (PORT_PA_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MAX), /* PD12 SPIB_CS0 */\r
+ (PORT_PA_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MAX), /* PD13 SPIB_CLK*/\r
+ (PORT_PA_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MAX), /* PD14 SPIB_SO*/\r
+ (PORT_PA_FUNC1 | PORT_IBE_ENABLE), /* PD15 SPIB_SI*/\r
\r
// pad 64-79\r
- (PA_FUNC1 | OBE_ENABLE | SLEW_RATE_MAX), /* PE0 SPIA_CS1 */\r
- (PA_FUNC1 | OBE_ENABLE | SLEW_RATE_MAX), /* PE1 SPIA_CS2*/\r
- PCR_RESET, /* PE2 */\r
- (PA_FUNC1 | OBE_ENABLE | SLEW_RATE_MAX), /* PE3 SPIA_CLK*/\r
- (PA_FUNC1 | OBE_ENABLE | SLEW_RATE_MAX), /* PE4 SPIA_SO*/\r
- (PA_FUNC1 | IBE_ENABLE), /* PE5 SPIA_SI*/\r
- PCR_RESET, /* PE6 */\r
- PCR_RESET, /* PE7 */\r
- PCR_RESET, /* PE8 */\r
- PCR_RESET, /* PE9 */\r
- PCR_RESET, /* PE10 */\r
- PCR_RESET, /* PE11 */\r
- PCR_RESET, /* PE12 */\r
- PCR_RESET, /* PE13 */\r
- PCR_RESET, /* PE14 */\r
- PCR_RESET, /* PE15 */\r
+ (PORT_PA_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MAX), /* PE0 SPIA_CS1 */\r
+ (PORT_PA_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MAX), /* PE1 SPIA_CS2*/\r
+ PORT_PCR_RESET, /* PE2 */\r
+ (PORT_PA_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MAX), /* PE3 SPIA_CLK*/\r
+ (PORT_PA_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MAX), /* PE4 SPIA_SO*/\r
+ (PORT_PA_FUNC1 | PORT_IBE_ENABLE), /* PE5 SPIA_SI*/\r
+ PORT_PCR_RESET, /* PE6 */\r
+ PORT_PCR_RESET, /* PE7 */\r
+ PORT_PCR_RESET, /* PE8 */\r
+ PORT_PCR_RESET, /* PE9 */\r
+ PORT_PCR_RESET, /* PE10 */\r
+ PORT_PCR_RESET, /* PE11 */\r
+ PORT_PCR_RESET, /* PE12 */\r
+ PORT_PCR_RESET, /* PE13 */\r
+ PORT_PCR_RESET, /* PE14 */\r
+ PORT_PCR_RESET, /* PE15 */\r
\r
// pad 80-95\r
- PCR_RESET, /* PF0 */\r
- PCR_RESET, /* PF1 */\r
- PCR_RESET, /* PF2 */\r
- PCR_RESET, /* PF3 */\r
- PCR_RESET, /* PF4 */\r
- PCR_RESET, /* PF5 */\r
- PCR_RESET, /* PF6 */\r
- PCR_RESET, /* PF7 */\r
- PCR_RESET, /* PF8 */\r
- PCR_RESET, /* PF9 */\r
- PCR_RESET, /* PF10 */\r
- PCR_RESET, /* PF11 */\r
- PA_FUNC2|OBE_ENABLE|PULL_UP, /* PF12 SCI_D Transmit, J1708 Tx*/\r
- PA_FUNC2|IBE_ENABLE|PULL_UP, /* PF13 SCI_D Receive, J1708 Rx*/\r
- PCR_RESET, /* PF14 */\r
- PCR_RESET, /* PF15 */\r
+ PORT_PCR_RESET, /* PF0 */\r
+ PORT_PCR_RESET, /* PF1 */\r
+ PORT_PCR_RESET, /* PF2 */\r
+ PORT_PCR_RESET, /* PF3 */\r
+ PORT_PCR_RESET, /* PF4 */\r
+ PORT_PCR_RESET, /* PF5 */\r
+ PORT_PCR_RESET, /* PF6 */\r
+ PORT_PCR_RESET, /* PF7 */\r
+ PORT_PCR_RESET, /* PF8 */\r
+ PORT_PCR_RESET, /* PF9 */\r
+ PORT_PCR_RESET, /* PF10 */\r
+ PORT_PCR_RESET, /* PF11 */\r
+ PORT_PA_FUNC2|PORT_OBE_ENABLE|PORT_PULL_UP, /* PF12 SCI_D Transmit, J1708 Tx*/\r
+ PORT_PA_FUNC2|PORT_IBE_ENABLE|PORT_PULL_UP, /* PF13 SCI_D Receive, J1708 Rx*/\r
+ PORT_PCR_RESET, /* PF14 */\r
+ PORT_PCR_RESET, /* PF15 */\r
\r
// pad 96-111\r
- PCR_RESET, /* PG0 */\r
- PA_FUNC2|IBE_ENABLE|PULL_UP, /* PG1 eMIOS[17], J1708 Edgedetect*/\r
- PCR_RESET, /* PG2 */\r
- PCR_RESET, /* PG3 */\r
- PCR_RESET, /* PG4 */\r
- PCR_RESET, /* PG5 */\r
- PCR_RESET, /* PG6 */\r
- PCR_RESET, /* PG7 */\r
- PCR_RESET, /* PG8 */\r
- PCR_RESET, /* PG9 */\r
- PCR_RESET, /* PG10 */\r
- PCR_RESET, /* PG11 */\r
- PCR_RESET, /* PG12 */\r
- PCR_RESET, /* PG13 */\r
- PCR_RESET, /* PG14 */\r
- PCR_RESET, /* PG15 */\r
+ PORT_PCR_RESET, /* PG0 */\r
+ PORT_PA_FUNC2|PORT_IBE_ENABLE|PORT_PULL_UP, /* PG1 eMIOS[17], J1708 Edgedetect*/\r
+ PORT_PCR_RESET, /* PG2 */\r
+ PORT_PCR_RESET, /* PG3 */\r
+ PORT_PCR_RESET, /* PG4 */\r
+ PORT_PCR_RESET, /* PG5 */\r
+ PORT_PCR_RESET, /* PG6 */\r
+ PORT_PCR_RESET, /* PG7 */\r
+ PORT_PCR_RESET, /* PG8 */\r
+ PORT_PCR_RESET, /* PG9 */\r
+ PORT_PCR_RESET, /* PG10 */\r
+ PORT_PCR_RESET, /* PG11 */\r
+ PORT_PCR_RESET, /* PG12 */\r
+ PORT_PCR_RESET, /* PG13 */\r
+ PORT_PCR_RESET, /* PG14 */\r
+ PORT_PCR_RESET, /* PG15 */\r
\r
// pad 112-127\r
- PCR_RESET, /* PH0 */\r
- PCR_RESET, /* PH1 */\r
- PCR_RESET, /* PH2 */\r
- PCR_RESET, /* PH3 */\r
- PCR_RESET, /* PH4 */\r
- PCR_RESET, /* PH5 */\r
- PCR_RESET, /* PH6 */\r
- PCR_RESET, /* PH7 */\r
- PCR_RESET, /* PH8 */\r
- PCR_RESET, /* PH9 */\r
- PCR_RESET, /* PH10 */\r
- PCR_RESET, /* PH11 */\r
- PCR_RESET, /* PH12 */\r
- PCR_RESET, /* PH13 */\r
- PCR_RESET, /* PH14 */\r
- PCR_RESET, /* PH15 */\r
+ PORT_PCR_RESET, /* PH0 */\r
+ PORT_PCR_RESET, /* PH1 */\r
+ PORT_PCR_RESET, /* PH2 */\r
+ PORT_PCR_RESET, /* PH3 */\r
+ PORT_PCR_RESET, /* PH4 */\r
+ PORT_PCR_RESET, /* PH5 */\r
+ PORT_PCR_RESET, /* PH6 */\r
+ PORT_PCR_RESET, /* PH7 */\r
+ PORT_PCR_RESET, /* PH8 */\r
+ PORT_PCR_RESET, /* PH9 */\r
+ PORT_PCR_RESET, /* PH10 */\r
+ PORT_PCR_RESET, /* PH11 */\r
+ PORT_PCR_RESET, /* PH12 */\r
+ PORT_PCR_RESET, /* PH13 */\r
+ PORT_PCR_RESET, /* PH14 */\r
+ PORT_PCR_RESET, /* PH15 */\r
\r
// pad 128-143\r
- PCR_RESET, /* PJ0 */\r
- PCR_RESET, /* PJ1 */\r
- PCR_RESET, /* PJ2 */\r
- PCR_RESET, /* PJ3 */\r
- PCR_RESET, /* PJ4 */\r
- PCR_RESET, /* PJ5 */\r
- PCR_RESET, /* PJ6 */\r
- PCR_RESET, /* PJ7 */\r
- PCR_RESET, /* PJ8 */\r
- PCR_RESET, /* PJ9 */\r
- PCR_RESET, /* PJ10 */\r
- PCR_RESET, /* PJ11 */\r
- PCR_RESET, /* PJ12 */\r
- PCR_RESET, /* PJ13 */\r
- PCR_RESET, /* PJ14 */\r
- PCR_RESET, /* PJ15 */\r
+ PORT_PCR_RESET, /* PJ0 */\r
+ PORT_PCR_RESET, /* PJ1 */\r
+ PORT_PCR_RESET, /* PJ2 */\r
+ PORT_PCR_RESET, /* PJ3 */\r
+ PORT_PCR_RESET, /* PJ4 */\r
+ PORT_PCR_RESET, /* PJ5 */\r
+ PORT_PCR_RESET, /* PJ6 */\r
+ PORT_PCR_RESET, /* PJ7 */\r
+ PORT_PCR_RESET, /* PJ8 */\r
+ PORT_PCR_RESET, /* PJ9 */\r
+ PORT_PCR_RESET, /* PJ10 */\r
+ PORT_PCR_RESET, /* PJ11 */\r
+ PORT_PCR_RESET, /* PJ12 */\r
+ PORT_PCR_RESET, /* PJ13 */\r
+ PORT_PCR_RESET, /* PJ14 */\r
+ PORT_PCR_RESET, /* PJ15 */\r
\r
// pad 144-145\r
- PCR_RESET, /* PK0 (input only) */\r
- PCR_RESET, /* PK1 (input only)*/\r
+ PORT_PCR_RESET, /* PK0 (input only) */\r
+ PORT_PCR_RESET, /* PK1 (input only)*/\r
};\r
\r
-#define GPDO_RESET 0\r
+#define PORT_GPDO_RESET 0\r
\r
const uint8_t PortOutConfigData[] =\r
{\r
// pad 16-31\r
- GPDO_RESET, /* PB0 */\r
- GPDO_RESET, /* PB1 */\r
- GPDO_RESET, /* PB2 */\r
- GPDO_RESET, /* PB3 */\r
- GPDO_RESET, /* PB4 */\r
- GPDO_RESET, /* PB5 */\r
- GPDO_RESET, /* PB6 */\r
- GPDO_RESET, /* PB7 */\r
- GPDO_RESET, /* PB8 */\r
- GPDO_RESET, /* PB9 */\r
- GPDO_RESET, /* PB10 */\r
- GPDO_RESET, /* PB11 */\r
- GPDO_RESET, /* PB12 */\r
- GPDO_RESET, /* PB13 */\r
- GPDO_RESET, /* PB14 */\r
- GPDO_RESET, /* PB15 */\r
+ PORT_GPDO_RESET, /* PB0 */\r
+ PORT_GPDO_RESET, /* PB1 */\r
+ PORT_GPDO_RESET, /* PB2 */\r
+ PORT_GPDO_RESET, /* PB3 */\r
+ PORT_GPDO_RESET, /* PB4 */\r
+ PORT_GPDO_RESET, /* PB5 */\r
+ PORT_GPDO_RESET, /* PB6 */\r
+ PORT_GPDO_RESET, /* PB7 */\r
+ PORT_GPDO_RESET, /* PB8 */\r
+ PORT_GPDO_RESET, /* PB9 */\r
+ PORT_GPDO_RESET, /* PB10 */\r
+ PORT_GPDO_RESET, /* PB11 */\r
+ PORT_GPDO_RESET, /* PB12 */\r
+ PORT_GPDO_RESET, /* PB13 */\r
+ PORT_GPDO_RESET, /* PB14 */\r
+ PORT_GPDO_RESET, /* PB15 */\r
\r
// pad 32-47\r
- GPDO_RESET, /* PC0 */\r
- GPDO_RESET, /* PC1 */\r
- GPDO_RESET, /* PC2 */\r
- GPDO_RESET, /* PC3 */\r
- GPDO_RESET, /* PC4 */\r
- GPDO_RESET, /* PC5 */\r
- GPDO_RESET, /* PC6 */\r
- GPDO_RESET, /* PC7 */\r
- GPDO_RESET, /* PC8 */\r
- GPDO_RESET, /* PC9 */\r
- GPDO_RESET, /* PC10 */\r
- GPDO_RESET, /* PC11 */\r
- GPDO_RESET, /* PC12 */\r
- GPDO_RESET, /* PC13 */\r
- GPDO_RESET, /* PC14 */\r
- GPDO_RESET, /* PC15 */\r
+ PORT_GPDO_RESET, /* PC0 */\r
+ PORT_GPDO_RESET, /* PC1 */\r
+ PORT_GPDO_RESET, /* PC2 */\r
+ PORT_GPDO_RESET, /* PC3 */\r
+ PORT_GPDO_RESET, /* PC4 */\r
+ PORT_GPDO_RESET, /* PC5 */\r
+ PORT_GPDO_RESET, /* PC6 */\r
+ PORT_GPDO_RESET, /* PC7 */\r
+ PORT_GPDO_RESET, /* PC8 */\r
+ PORT_GPDO_RESET, /* PC9 */\r
+ PORT_GPDO_RESET, /* PC10 */\r
+ PORT_GPDO_RESET, /* PC11 */\r
+ PORT_GPDO_RESET, /* PC12 */\r
+ PORT_GPDO_RESET, /* PC13 */\r
+ PORT_GPDO_RESET, /* PC14 */\r
+ PORT_GPDO_RESET, /* PC15 */\r
\r
// pad 48-63\r
- GPDO_RESET, /* PD0 */\r
- GPDO_RESET, /* PD1 */\r
- GPDO_RESET, /* PD2 */\r
- GPDO_RESET, /* PD3 */\r
- GPDO_RESET, /* PD4 */\r
- GPDO_RESET, /* PD5 */\r
- GPDO_RESET, /* PD6 */\r
- GPDO_RESET, /* PD7 */\r
- GPDO_RESET, /* PD8 */\r
- GPDO_RESET, /* PD9 */\r
- GPDO_RESET, /* PD10 */\r
- GPDO_RESET, /* PD11 */\r
- GPDO_RESET, /* PD12 */\r
- GPDO_RESET, /* PD13 */\r
- GPDO_RESET, /* PD14 */\r
- GPDO_RESET, /* PD15 */\r
+ PORT_GPDO_RESET, /* PD0 */\r
+ PORT_GPDO_RESET, /* PD1 */\r
+ PORT_GPDO_RESET, /* PD2 */\r
+ PORT_GPDO_RESET, /* PD3 */\r
+ PORT_GPDO_RESET, /* PD4 */\r
+ PORT_GPDO_RESET, /* PD5 */\r
+ PORT_GPDO_RESET, /* PD6 */\r
+ PORT_GPDO_RESET, /* PD7 */\r
+ PORT_GPDO_RESET, /* PD8 */\r
+ PORT_GPDO_RESET, /* PD9 */\r
+ PORT_GPDO_RESET, /* PD10 */\r
+ PORT_GPDO_RESET, /* PD11 */\r
+ PORT_GPDO_RESET, /* PD12 */\r
+ PORT_GPDO_RESET, /* PD13 */\r
+ PORT_GPDO_RESET, /* PD14 */\r
+ PORT_GPDO_RESET, /* PD15 */\r
\r
// pad 64-79\r
- GPDO_RESET, /* PE0 */\r
- GPDO_RESET, /* PE1 */\r
- GPDO_RESET, /* PE2 */\r
- GPDO_RESET, /* PE3 */\r
- GPDO_RESET, /* PE4 */\r
- GPDO_RESET, /* PE5 */\r
- GPDO_RESET, /* PE6 */\r
- GPDO_RESET, /* PE7 */\r
- GPDO_RESET, /* PE8 */\r
- GPDO_RESET, /* PE9 */\r
- GPDO_RESET, /* PE10 */\r
- GPDO_RESET, /* PE11 */\r
- GPDO_RESET, /* PE12 */\r
- GPDO_RESET, /* PE13 */\r
- GPDO_RESET, /* PE14 */\r
- GPDO_RESET, /* PE15 */\r
+ PORT_GPDO_RESET, /* PE0 */\r
+ PORT_GPDO_RESET, /* PE1 */\r
+ PORT_GPDO_RESET, /* PE2 */\r
+ PORT_GPDO_RESET, /* PE3 */\r
+ PORT_GPDO_RESET, /* PE4 */\r
+ PORT_GPDO_RESET, /* PE5 */\r
+ PORT_GPDO_RESET, /* PE6 */\r
+ PORT_GPDO_RESET, /* PE7 */\r
+ PORT_GPDO_RESET, /* PE8 */\r
+ PORT_GPDO_RESET, /* PE9 */\r
+ PORT_GPDO_RESET, /* PE10 */\r
+ PORT_GPDO_RESET, /* PE11 */\r
+ PORT_GPDO_RESET, /* PE12 */\r
+ PORT_GPDO_RESET, /* PE13 */\r
+ PORT_GPDO_RESET, /* PE14 */\r
+ PORT_GPDO_RESET, /* PE15 */\r
\r
// pad 80-95\r
- GPDO_RESET, /* PF0 */\r
- GPDO_RESET, /* PF1 */\r
- GPDO_RESET, /* PF2 */\r
- GPDO_RESET, /* PF3 */\r
- GPDO_RESET, /* PF4 */\r
- GPDO_RESET, /* PF5 */\r
- GPDO_RESET, /* PF6 */\r
- GPDO_RESET, /* PF7 */\r
- GPDO_RESET, /* PF8 */\r
- GPDO_RESET, /* PF9 */\r
- GPDO_RESET, /* PF10 */\r
- GPDO_RESET, /* PF11 */\r
- GPDO_RESET, /* PF12 */\r
- GPDO_RESET, /* PF13 */\r
- GPDO_RESET, /* PF14 */\r
- GPDO_RESET, /* PF15 */\r
+ PORT_GPDO_RESET, /* PF0 */\r
+ PORT_GPDO_RESET, /* PF1 */\r
+ PORT_GPDO_RESET, /* PF2 */\r
+ PORT_GPDO_RESET, /* PF3 */\r
+ PORT_GPDO_RESET, /* PF4 */\r
+ PORT_GPDO_RESET, /* PF5 */\r
+ PORT_GPDO_RESET, /* PF6 */\r
+ PORT_GPDO_RESET, /* PF7 */\r
+ PORT_GPDO_RESET, /* PF8 */\r
+ PORT_GPDO_RESET, /* PF9 */\r
+ PORT_GPDO_RESET, /* PF10 */\r
+ PORT_GPDO_RESET, /* PF11 */\r
+ PORT_GPDO_RESET, /* PF12 */\r
+ PORT_GPDO_RESET, /* PF13 */\r
+ PORT_GPDO_RESET, /* PF14 */\r
+ PORT_GPDO_RESET, /* PF15 */\r
\r
// pad 96-111\r
- GPDO_RESET, /* PG0 */\r
- GPDO_RESET, /* PG1 */\r
- GPDO_RESET, /* PG2 */\r
- GPDO_RESET, /* PG3 */\r
- GPDO_RESET, /* PG4 */\r
- GPDO_RESET, /* PG5 */\r
- GPDO_RESET, /* PG6 */\r
- GPDO_RESET, /* PG7 */\r
- GPDO_RESET, /* PG8 */\r
- GPDO_RESET, /* PG9 */\r
- GPDO_RESET, /* PG10 */\r
- GPDO_RESET, /* PG11 */\r
- GPDO_RESET, /* PG12 */\r
- GPDO_RESET, /* PG13 */\r
- GPDO_RESET, /* PG14 */\r
- GPDO_RESET, /* PG15 */\r
+ PORT_GPDO_RESET, /* PG0 */\r
+ PORT_GPDO_RESET, /* PG1 */\r
+ PORT_GPDO_RESET, /* PG2 */\r
+ PORT_GPDO_RESET, /* PG3 */\r
+ PORT_GPDO_RESET, /* PG4 */\r
+ PORT_GPDO_RESET, /* PG5 */\r
+ PORT_GPDO_RESET, /* PG6 */\r
+ PORT_GPDO_RESET, /* PG7 */\r
+ PORT_GPDO_RESET, /* PG8 */\r
+ PORT_GPDO_RESET, /* PG9 */\r
+ PORT_GPDO_RESET, /* PG10 */\r
+ PORT_GPDO_RESET, /* PG11 */\r
+ PORT_GPDO_RESET, /* PG12 */\r
+ PORT_GPDO_RESET, /* PG13 */\r
+ PORT_GPDO_RESET, /* PG14 */\r
+ PORT_GPDO_RESET, /* PG15 */\r
\r
// pad 112-127\r
- GPDO_RESET, /* PH0 */\r
- GPDO_RESET, /* PH1 */\r
- GPDO_RESET, /* PH2 */\r
- GPDO_RESET, /* PH3 */\r
- GPDO_RESET, /* PH4 */\r
- GPDO_RESET, /* PH5 */\r
- GPDO_RESET, /* PH6 */\r
- GPDO_RESET, /* PH7 */\r
- GPDO_RESET, /* PH8 */\r
- GPDO_RESET, /* PH9 */\r
- GPDO_RESET, /* PH10 */\r
- GPDO_RESET, /* PH11 */\r
- GPDO_RESET, /* PH12 */\r
- GPDO_RESET, /* PH13 */\r
- GPDO_RESET, /* PH14 */\r
- GPDO_RESET, /* PH15 */\r
+ PORT_GPDO_RESET, /* PH0 */\r
+ PORT_GPDO_RESET, /* PH1 */\r
+ PORT_GPDO_RESET, /* PH2 */\r
+ PORT_GPDO_RESET, /* PH3 */\r
+ PORT_GPDO_RESET, /* PH4 */\r
+ PORT_GPDO_RESET, /* PH5 */\r
+ PORT_GPDO_RESET, /* PH6 */\r
+ PORT_GPDO_RESET, /* PH7 */\r
+ PORT_GPDO_RESET, /* PH8 */\r
+ PORT_GPDO_RESET, /* PH9 */\r
+ PORT_GPDO_RESET, /* PH10 */\r
+ PORT_GPDO_RESET, /* PH11 */\r
+ PORT_GPDO_RESET, /* PH12 */\r
+ PORT_GPDO_RESET, /* PH13 */\r
+ PORT_GPDO_RESET, /* PH14 */\r
+ PORT_GPDO_RESET, /* PH15 */\r
\r
// pad 128-143\r
- GPDO_RESET, /* PJ0 */\r
- GPDO_RESET, /* PJ1 */\r
- GPDO_RESET, /* PJ2 */\r
- GPDO_RESET, /* PJ3 */\r
- GPDO_RESET, /* PJ4 */\r
- GPDO_RESET, /* PJ5 */\r
- GPDO_RESET, /* PJ6 */\r
- GPDO_RESET, /* PJ7 */\r
- GPDO_RESET, /* PJ8 */\r
- GPDO_RESET, /* PJ9 */\r
- GPDO_RESET, /* PJ10 */\r
- GPDO_RESET, /* PJ11 */\r
- GPDO_RESET, /* PJ12 */\r
- GPDO_RESET, /* PJ13 */\r
- GPDO_RESET, /* PJ14 */\r
- GPDO_RESET, /* PJ15 */\r
+ PORT_GPDO_RESET, /* PJ0 */\r
+ PORT_GPDO_RESET, /* PJ1 */\r
+ PORT_GPDO_RESET, /* PJ2 */\r
+ PORT_GPDO_RESET, /* PJ3 */\r
+ PORT_GPDO_RESET, /* PJ4 */\r
+ PORT_GPDO_RESET, /* PJ5 */\r
+ PORT_GPDO_RESET, /* PJ6 */\r
+ PORT_GPDO_RESET, /* PJ7 */\r
+ PORT_GPDO_RESET, /* PJ8 */\r
+ PORT_GPDO_RESET, /* PJ9 */\r
+ PORT_GPDO_RESET, /* PJ10 */\r
+ PORT_GPDO_RESET, /* PJ11 */\r
+ PORT_GPDO_RESET, /* PJ12 */\r
+ PORT_GPDO_RESET, /* PJ13 */\r
+ PORT_GPDO_RESET, /* PJ14 */\r
+ PORT_GPDO_RESET, /* PJ15 */\r
};\r
\r
//#define GPDI_RESET 0\r
\r
#define PORT_VERSION_INFO_API STD_ON\r
#define PORT_DEV_ERROR_DETECT STD_ON\r
-#define PORT_PIN_DIRECTION_CHANGES_ALLOWED STD_ON\r
+#define PORT_SET_PIN_MODE_API STD_ON\r
+#define PORT_SET_PIN_DIRECTION_API STD_ON\r
\r
typedef enum\r
{\r
- PA0,\r
- PA1,\r
- PA2,\r
- PA3,\r
- PA4,\r
- PA5,\r
- PA6,\r
- PA7,\r
- PA8,\r
- PA9,\r
- PA10,\r
- PA11,\r
- PA12,\r
- PA13,\r
- PA14,\r
- PA15,\r
- PB0,\r
- PB1,\r
- PB2,\r
- PB3,\r
- PB4,\r
- PB5,\r
- PB6,\r
- PB7,\r
- PB8,\r
- PB9,\r
- PB10,\r
- PB11,\r
- PB12,\r
- PB13,\r
- PB14,\r
- PB15,\r
- PC0,\r
- PC1,\r
- PC2,\r
- PC3,\r
- PC4,\r
- PC5,\r
- PC6,\r
- PC7,\r
- PC8,\r
- PC9,\r
- PC10,\r
- PC11,\r
- PC12,\r
- PC13,\r
- PC14,\r
- PC15,\r
- PD0,\r
- PD1,\r
- PD2,\r
- PD3,\r
- PD4,\r
- PD5,\r
- PD6,\r
- PD7,\r
- PD8,\r
- PD9,\r
- PD10,\r
- PD11,\r
- PD12,\r
- PD13,\r
- PD14,\r
- PD15,\r
- PE0,\r
- PE1,\r
- PE2,\r
- PE3,\r
- PE4,\r
- PE5,\r
- PE6,\r
- PE7,\r
- PE8,\r
- PE9,\r
- PE10,\r
- PE11,\r
- PE12,\r
- PE13,\r
- PE14,\r
- PE15,\r
- PF0,\r
- PF1,\r
- PF2,\r
- PF3,\r
- PF4,\r
- PF5,\r
- PF6,\r
- PF7,\r
- PF8,\r
- PF9,\r
- PF10,\r
- PF11,\r
- PF12,\r
- PF13,\r
- PF14,\r
- PF15,\r
- PG0,\r
- PG1,\r
- PG2,\r
- PG3,\r
- PG4,\r
- PG5,\r
- PG6,\r
- PG7,\r
- PG8,\r
- PG9,\r
- PG10,\r
- PG11,\r
- PG12,\r
- PG13,\r
- PG14,\r
- PG15,\r
- PH0,\r
- PH1,\r
- PH2,\r
- PH3,\r
- PH4,\r
- PH5,\r
- PH6,\r
- PH7,\r
- PH8,\r
- PH9,\r
- PH10,\r
- PH11,\r
- PH12,\r
- PH13,\r
- PH14,\r
- PH15,\r
- PJ0,\r
- PJ1,\r
- PJ2,\r
- PJ3,\r
- PJ4,\r
- PJ5,\r
- PJ6,\r
- PJ7,\r
- PJ8,\r
- PJ9,\r
- PJ10,\r
- PJ11,\r
- PJ12,\r
- PJ13,\r
- PJ14,\r
- PJ15,\r
- PK0,\r
- PK1\r
+ PORT_PA0,\r
+ PORT_PA1,\r
+ PORT_PA2,\r
+ PORT_PA3,\r
+ PORT_PA4,\r
+ PORT_PA5,\r
+ PORT_PA6,\r
+ PORT_PA7,\r
+ PORT_PA8,\r
+ PORT_PA9,\r
+ PORT_PA10,\r
+ PORT_PA11,\r
+ PORT_PA12,\r
+ PORT_PA13,\r
+ PORT_PA14,\r
+ PORT_PA15,\r
+ PORT_PB0,\r
+ PORT_PB1,\r
+ PORT_PB2,\r
+ PORT_PB3,\r
+ PORT_PB4,\r
+ PORT_PB5,\r
+ PORT_PB6,\r
+ PORT_PB7,\r
+ PORT_PB8,\r
+ PORT_PB9,\r
+ PORT_PB10,\r
+ PORT_PB11,\r
+ PORT_PB12,\r
+ PORT_PB13,\r
+ PORT_PB14,\r
+ PORT_PB15,\r
+ PORT_PC0,\r
+ PORT_PC1,\r
+ PORT_PC2,\r
+ PORT_PC3,\r
+ PORT_PC4,\r
+ PORT_PC5,\r
+ PORT_PC6,\r
+ PORT_PC7,\r
+ PORT_PC8,\r
+ PORT_PC9,\r
+ PORT_PC10,\r
+ PORT_PC11,\r
+ PORT_PC12,\r
+ PORT_PC13,\r
+ PORT_PC14,\r
+ PORT_PC15,\r
+ PORT_PD0,\r
+ PORT_PD1,\r
+ PORT_PD2,\r
+ PORT_PD3,\r
+ PORT_PD4,\r
+ PORT_PD5,\r
+ PORT_PD6,\r
+ PORT_PD7,\r
+ PORT_PD8,\r
+ PORT_PD9,\r
+ PORT_PD10,\r
+ PORT_PD11,\r
+ PORT_PD12,\r
+ PORT_PD13,\r
+ PORT_PD14,\r
+ PORT_PD15,\r
+ PORT_PE0,\r
+ PORT_PE1,\r
+ PORT_PE2,\r
+ PORT_PE3,\r
+ PORT_PE4,\r
+ PORT_PE5,\r
+ PORT_PE6,\r
+ PORT_PE7,\r
+ PORT_PE8,\r
+ PORT_PE9,\r
+ PORT_PE10,\r
+ PORT_PE11,\r
+ PORT_PE12,\r
+ PORT_PE13,\r
+ PORT_PE14,\r
+ PORT_PE15,\r
+ PORT_PF0,\r
+ PORT_PF1,\r
+ PORT_PF2,\r
+ PORT_PF3,\r
+ PORT_PF4,\r
+ PORT_PF5,\r
+ PORT_PF6,\r
+ PORT_PF7,\r
+ PORT_PF8,\r
+ PORT_PF9,\r
+ PORT_PF10,\r
+ PORT_PF11,\r
+ PORT_PF12,\r
+ PORT_PF13,\r
+ PORT_PF14,\r
+ PORT_PF15,\r
+ PORT_PG0,\r
+ PORT_PG1,\r
+ PORT_PG2,\r
+ PORT_PG3,\r
+ PORT_PG4,\r
+ PORT_PG5,\r
+ PORT_PG6,\r
+ PORT_PG7,\r
+ PORT_PG8,\r
+ PORT_PG9,\r
+ PORT_PG10,\r
+ PORT_PG11,\r
+ PORT_PG12,\r
+ PORT_PG13,\r
+ PORT_PG14,\r
+ PORT_PG15,\r
+ PORT_PH0,\r
+ PORT_PH1,\r
+ PORT_PH2,\r
+ PORT_PH3,\r
+ PORT_PH4,\r
+ PORT_PH5,\r
+ PORT_PH6,\r
+ PORT_PH7,\r
+ PORT_PH8,\r
+ PORT_PH9,\r
+ PORT_PH10,\r
+ PORT_PH11,\r
+ PORT_PH12,\r
+ PORT_PH13,\r
+ PORT_PH14,\r
+ PORT_PH15,\r
+ PORT_PJ0,\r
+ PORT_PJ1,\r
+ PORT_PJ2,\r
+ PORT_PJ3,\r
+ PORT_PJ4,\r
+ PORT_PJ5,\r
+ PORT_PJ6,\r
+ PORT_PJ7,\r
+ PORT_PJ8,\r
+ PORT_PJ9,\r
+ PORT_PJ10,\r
+ PORT_PJ11,\r
+ PORT_PJ12,\r
+ PORT_PJ13,\r
+ PORT_PJ14,\r
+ PORT_PJ15,\r
+ PORT_PK0,\r
+ PORT_PK1\r
} Port_PinType;\r
\r
-#define BIT0 (1<<15)\r
-#define BIT1 (1<<14)\r
-#define BIT2 (1<<13)\r
-#define BIT3 (1<<12)\r
-#define BIT4 (1<<11)\r
-#define BIT5 (1<<10)\r
-#define BIT6 (1<<9)\r
-#define BIT7 (1<<8)\r
-#define BIT8 (1<<7)\r
-#define BIT9 (1<<6)\r
-#define BIT10 (1<<5)\r
-#define BIT11 (1<<4)\r
-#define BIT12 (1<<3)\r
-#define BIT13 (1<<2)\r
-#define BIT14 (1<<1)\r
-#define BIT15 (1<<0)\r
-\r
-#define WPE_BIT BIT14\r
-#define WPS_BIT BIT15\r
-#define SRC0 BIT12\r
-#define SRC1 BIT13\r
-\r
-#define PULL_UP (WPE_BIT|WPS_BIT)\r
-#define PULL_DOWN (WPE_BIT)\r
-#define PULL_NONE 0\r
-#define SLEW_RATE_MIN 0\r
-#define SLEW_RATE_MED BIT13\r
-#define SLEW_RATE_MAX (BIT12|BIT13)\r
-#define HYS_ENABLE BIT11\r
-#define ODE_ENABLE BIT10\r
-#define IBE_ENABLE BIT7\r
-#define OBE_ENABLE BIT6\r
-#define PA_IO 0\r
-#define PA_FUNC1 (BIT5)\r
-#define PA_FUNC2 (BIT4)\r
-#define PA_FUNC3 (BIT4|BIT5)\r
-\r
-#define NORMAL_INPUT (BIT15)\r
+#define PORT_BIT0 (1<<15)\r
+#define PORT_BIT1 (1<<14)\r
+#define PORT_BIT2 (1<<13)\r
+#define PORT_BIT3 (1<<12)\r
+#define PORT_BIT4 (1<<11)\r
+#define PORT_BIT5 (1<<10)\r
+#define PORT_BIT6 (1<<9)\r
+#define PORT_BIT7 (1<<8)\r
+#define PORT_BIT8 (1<<7)\r
+#define PORT_BIT9 (1<<6)\r
+#define PORT_BIT10 (1<<5)\r
+#define PORT_BIT11 (1<<4)\r
+#define PORT_BIT12 (1<<3)\r
+#define PORT_BIT13 (1<<2)\r
+#define PORT_BIT14 (1<<1)\r
+#define PORT_BIT15 (1<<0)\r
+\r
+#define PORT_WPE_BIT PORT_BIT14\r
+#define PORT_WPS_BIT PORT_BIT15\r
+#define PORT_SRC0 PORT_BIT12\r
+#define PORT_SRC1 PORT_BIT13\r
+\r
+#define PORT_PULL_UP (PORT_WPE_BIT|PORT_WPS_BIT)\r
+#define PORT_PULL_DOWN (PORT_WPE_BIT)\r
+#define PORT_PULL_NONE 0\r
+#define PORT_SLEW_RATE_MIN 0\r
+#define PORT_SLEW_RATE_MED PORT_BIT13\r
+#define PORT_SLEW_RATE_MAX (PORT_BIT12|PORT_BIT13)\r
+#define PORT_HYS_ENABLE PORT_BIT11\r
+#define PORT_ODE_ENABLE PORT_BIT10\r
+#define PORT_IBE_ENABLE PORT_BIT7\r
+#define PORT_OBE_ENABLE PORT_BIT6\r
+#define PORT_PA_IO 0\r
+#define PA_PORT_FUNC1 (PORT_BIT5)\r
+#define PA_PORT_FUNC2 (PORT_BIT4)\r
+#define PA_PORT_FUNC3 (PORT_BIT4|PORT_BIT5)\r
+\r
+#define PORT_NORMAL_INPUT (PORT_BIT15)\r
\r
// Should be this out of reset\r
-#define PCR_RESET (0)\r
-#define PCR_BOOTCFG (IBE_ENABLE|PULL_DOWN)\r
+#define PORT_PCR_RESET (0)\r
+#define PORT_PCR_BOOTCFG (PORT_IBE_ENABLE|PORT_PULL_DOWN)\r
\r
-#define EVB_TEST_CONFIG (&PortConfigData)\r
+#define PORT_EVB_TEST_CONFIG (&PortConfigData)\r
\r
typedef struct\r
{\r
#include "stdlib.h"\r
\r
const uint16_t PortPadConfigData[] = {\r
- PCR_RESET, /* PCR 0 */\r
- PCR_RESET, /* PCR 1 */\r
- PCR_RESET, /* PCR 2 */\r
- PCR_RESET, /* PCR 3 */\r
- PCR_RESET, /* PCR 4 */\r
- PCR_RESET, /* PCR 5 */\r
- PCR_RESET, /* PCR 6 */\r
- PCR_RESET, /* PCR 7 */\r
- PCR_RESET, /* PCR 8 */\r
- PCR_RESET, /* PCR 9 */\r
- PCR_RESET, /* PCR 10 */\r
- PCR_RESET, /* PCR 11 */\r
- PCR_RESET, /* PCR 12 */\r
- PCR_RESET, /* PCR 13 */\r
- PCR_RESET, /* PCR 14 */\r
- PCR_RESET, /* PCR 15 */\r
- PCR_RESET, /* PCR 16 */\r
- PCR_RESET, /* PCR 17 */\r
- PCR_RESET, /* PCR 18 */\r
- PCR_RESET, /* PCR 19 */\r
- PCR_RESET, /* PCR 20 */\r
- PCR_RESET, /* PCR 21 */\r
- PCR_RESET, /* PCR 22 */\r
- PCR_RESET, /* PCR 23 */\r
- PCR_RESET, /* PCR 24 */\r
- PCR_RESET, /* PCR 25 */\r
- PCR_RESET, /* PCR 26 */\r
- PCR_RESET, /* PCR 27 */\r
- PCR_RESET, /* PCR 28 */\r
- PCR_RESET, /* PCR 29 */\r
- PCR_RESET, /* PCR 30 */\r
- PCR_RESET, /* PCR 31 */\r
- PCR_RESET, /* PCR 32 */\r
- PCR_RESET, /* PCR 33 */\r
- PCR_RESET, /* PCR 34 */\r
- PCR_RESET, /* PCR 35 */\r
- PCR_RESET, /* PCR 36 */\r
- PCR_RESET, /* PCR 37 */\r
- PCR_RESET, /* PCR 38 */\r
- PCR_RESET, /* PCR 39 */\r
- PCR_RESET, /* PCR 40 */\r
- PCR_RESET, /* PCR 41 */\r
- PCR_RESET, /* PCR 42 */\r
- PCR_RESET, /* PCR 43 */\r
- PCR_RESET, /* PCR 44 */\r
- PCR_RESET, /* PCR 45 */\r
- PCR_RESET, /* PCR 46 */\r
- PCR_RESET, /* PCR 47 */\r
- PCR_RESET, /* PCR 48 */\r
- PCR_RESET, /* PCR 49 */\r
- PCR_RESET, /* PCR 50 */\r
- PCR_RESET, /* PCR 51 */\r
- PCR_RESET, /* PCR 52 */\r
- PCR_RESET, /* PCR 53 */\r
- PCR_RESET, /* PCR 54 */\r
- PCR_RESET, /* PCR 55 */\r
- PCR_RESET, /* PCR 56 */\r
- PCR_RESET, /* PCR 57 */\r
- PCR_RESET, /* PCR 58 */\r
- PCR_RESET, /* PCR 59 */\r
- PCR_RESET, /* PCR 60 */\r
- PCR_RESET, /* PCR 61 */\r
- PCR_RESET, /* PCR 62 */\r
- PCR_RESET, /* PCR 63 */\r
- PCR_RESET, /* PCR 64 */\r
- PCR_RESET, /* PCR 65 */\r
- PCR_RESET, /* PCR 66 */\r
- PCR_RESET, /* PCR 67 */\r
- PCR_RESET, /* PCR 68 */\r
- PCR_RESET, /* PCR 69 */\r
- PCR_RESET, /* PCR 70 */\r
- PCR_RESET, /* PCR 71 */\r
- PCR_RESET, /* PCR 72 */\r
- PCR_RESET, /* PCR 73 */\r
- PCR_RESET, /* PCR 74 */\r
- PCR_RESET, /* PCR 75 */\r
- PCR_RESET, /* PCR 76 */\r
- PCR_RESET, /* PCR 77 */\r
- PCR_RESET, /* PCR 78 */\r
- PCR_RESET, /* PCR 79 */\r
- PCR_RESET, /* PCR 80 */\r
- PCR_RESET, /* PCR 81 */\r
- PCR_RESET, /* PCR 82 */\r
- PCR_RESET, /* PCR 83 */\r
- PCR_RESET, /* PCR 84 */\r
- PCR_RESET, /* PCR 85 */\r
- PCR_RESET, /* PCR 86 */\r
- PCR_RESET, /* PCR 87 */\r
- PCR_RESET, /* PCR 88 */\r
- PCR_RESET, /* PCR 89 */\r
- PCR_RESET, /* PCR 90 */\r
- PCR_RESET, /* PCR 91 */\r
- PCR_RESET, /* PCR 92 */\r
- PCR_RESET, /* PCR 93 */\r
- PCR_RESET, /* PCR 94 */\r
- PCR_RESET, /* PCR 95 */\r
- PCR_RESET, /* PCR 96 */\r
- PCR_RESET, /* PCR 97 */\r
- PCR_RESET, /* PCR 98 */\r
- PCR_RESET, /* PCR 99 */\r
- PCR_RESET, /* PCR 100 */\r
- PCR_RESET, /* PCR 101 */\r
- PCR_RESET, /* PCR 102 */\r
- PCR_RESET, /* PCR 103 */\r
- PCR_RESET, /* PCR 104 */\r
- PCR_RESET, /* PCR 105 */\r
- PCR_RESET, /* PCR 106 */\r
- PCR_RESET, /* PCR 107 */\r
- PCR_RESET, /* PCR 108 */\r
- PCR_RESET, /* PCR 109 */\r
- PCR_RESET, /* PCR 110 */\r
- PCR_RESET, /* PCR 111 */\r
- PCR_RESET, /* PCR 112 */\r
- PCR_RESET, /* PCR 113 */\r
- PCR_RESET, /* PCR 114 */\r
- PCR_RESET, /* PCR 115 */\r
- PCR_RESET, /* PCR 116 */\r
- PCR_RESET, /* PCR 117 */\r
- PCR_RESET, /* PCR 118 */\r
- PCR_RESET, /* PCR 119 */\r
- PCR_RESET, /* PCR 120 */\r
- PCR_RESET, /* PCR 121 */\r
- PCR_RESET, /* PCR 122 */\r
- PCR_RESET, /* PCR 123 */\r
- PCR_RESET, /* PCR 124 */\r
- PCR_RESET, /* PCR 125 */\r
- PCR_RESET, /* PCR 126 */\r
- PCR_RESET, /* PCR 127 */\r
- PCR_RESET, /* PCR 128 */\r
- PCR_RESET, /* PCR 129 */\r
- PCR_RESET, /* PCR 130 */\r
- PCR_RESET, /* PCR 131 */\r
- PCR_RESET, /* PCR 132 */\r
- PCR_RESET, /* PCR 133 */\r
- PCR_RESET, /* PCR 134 */\r
- PCR_RESET, /* PCR 135 */\r
- PCR_RESET, /* PCR 136 */\r
- PCR_RESET, /* PCR 137 */\r
- PCR_RESET, /* PCR 138 */\r
- PCR_RESET, /* PCR 139 */\r
- PCR_RESET, /* PCR 140 */\r
- PCR_RESET, /* PCR 141 */\r
- PCR_RESET, /* PCR 142 */\r
- PCR_RESET, /* PCR 143 */\r
- PCR_RESET, /* PCR 144 */\r
- PCR_RESET, /* PCR 145 */\r
- PCR_RESET, /* PCR 146 */\r
- PCR_RESET, /* PCR 147 */\r
- PCR_RESET, /* PCR 148 */\r
- PCR_RESET, /* PCR 149 */\r
- PCR_RESET, /* PCR 150 */\r
- PCR_RESET, /* PCR 151 */\r
- PCR_RESET, /* PCR 152 */\r
- PCR_RESET, /* PCR 153 */\r
- PCR_RESET, /* PCR 154 */\r
- PCR_RESET, /* PCR 155 */\r
- PCR_RESET, /* PCR 156 */\r
- PCR_RESET, /* PCR 157 */\r
- PCR_RESET, /* PCR 158 */\r
- PCR_RESET, /* PCR 159 */\r
- PCR_RESET, /* PCR 160 */\r
- PCR_RESET, /* PCR 161 */\r
- PCR_RESET, /* PCR 162 */\r
- PCR_RESET, /* PCR 163 */\r
- PCR_RESET, /* PCR 164 */\r
- PCR_RESET, /* PCR 165 */\r
- PCR_RESET, /* PCR 166 */\r
- PCR_RESET, /* PCR 167 */\r
- PCR_RESET, /* PCR 168 */\r
- PCR_RESET, /* PCR 169 */\r
- PCR_RESET, /* PCR 170 */\r
- PCR_RESET, /* PCR 171 */\r
- PCR_RESET, /* PCR 172 */\r
- PCR_RESET, /* PCR 173 */\r
- PCR_RESET, /* PCR 174 */\r
- PCR_RESET, /* PCR 175 */\r
- PCR_RESET, /* PCR 176 */\r
- PCR_RESET, /* PCR 177 */\r
- PCR_RESET, /* PCR 178 */\r
- PCR_RESET, /* PCR 179 */\r
- PCR_RESET, /* PCR 180 */\r
- PCR_RESET, /* PCR 181 */\r
- PCR_RESET, /* PCR 182 */\r
- PCR_RESET, /* PCR 183 */\r
- PCR_RESET, /* PCR 184 */\r
- PCR_RESET, /* PCR 185 */\r
- PCR_RESET, /* PCR 186 */\r
- PCR_RESET, /* PCR 187 */\r
- PCR_RESET, /* PCR 188 */\r
- ( FUNC1 | OBE_ENABLE | SLEW_RATE_MIN | PULL_NONE ), /* PCR 189 : PORT_PIN_MODE_PWM */\r
- PCR_RESET, /* PCR 190 */\r
- ( FUNC1 | OBE_ENABLE | SLEW_RATE_MIN | PULL_NONE ), /* PCR 191 : PORT_PIN_MODE_PWM */\r
- PCR_RESET, /* PCR 192 */\r
- PCR_RESET, /* PCR 193 */\r
- PCR_RESET, /* PCR 194 */\r
- PCR_RESET, /* PCR 195 */\r
- PCR_RESET, /* PCR 196 */\r
- PCR_RESET, /* PCR 197 */\r
- PCR_RESET, /* PCR 198 */\r
- PCR_RESET, /* PCR 199 */\r
- PCR_RESET, /* PCR 200 */\r
- PCR_RESET, /* PCR 201 */\r
- PCR_RESET, /* PCR 202 */\r
- PCR_RESET, /* PCR 203 */\r
- PCR_RESET, /* PCR 204 */\r
- PCR_RESET, /* PCR 205 */\r
- PCR_RESET, /* PCR 206 */\r
- PCR_RESET, /* PCR 207 */\r
- PCR_RESET, /* PCR 208 */\r
- PCR_RESET, /* PCR 209 */\r
- PCR_RESET, /* PCR 210 */\r
- PCR_RESET, /* PCR 211 */\r
- PCR_RESET, /* PCR 212 */\r
- PCR_RESET, /* PCR 213 */\r
- PCR_RESET, /* PCR 214 */\r
- PCR_RESET, /* PCR 215 */\r
- PCR_RESET, /* PCR 216 */\r
- PCR_RESET, /* PCR 217 */\r
- PCR_RESET, /* PCR 218 */\r
- PCR_RESET, /* PCR 219 */\r
- PCR_RESET, /* PCR 220 */\r
- PCR_RESET, /* PCR 221 */\r
- PCR_RESET, /* PCR 222 */\r
- PCR_RESET, /* PCR 223 */\r
- PCR_RESET, /* PCR 224 */\r
- PCR_RESET, /* PCR 225 */\r
- PCR_RESET, /* PCR 226 */\r
- PCR_RESET, /* PCR 227 */\r
- PCR_RESET, /* PCR 228 */\r
- PCR_RESET, /* PCR 229 */\r
- PCR_RESET, /* PCR 230 */\r
- PCR_RESET, /* PCR 231 */\r
- PCR_RESET, /* PCR 232 */\r
- PCR_RESET, /* PCR 233 */\r
- PCR_RESET, /* PCR 234 */\r
- PCR_RESET, /* PCR 235 */\r
- PCR_RESET, /* PCR 236 */\r
- PCR_RESET, /* PCR 237 */\r
- PCR_RESET, /* PCR 238 */\r
- PCR_RESET, /* PCR 239 */\r
- PCR_RESET, /* PCR 240 */\r
- PCR_RESET, /* PCR 241 */\r
- PCR_RESET, /* PCR 242 */\r
- PCR_RESET, /* PCR 243 */\r
- PCR_RESET, /* PCR 244 */\r
- PCR_RESET, /* PCR 245 */\r
- PCR_RESET, /* PCR 246 */\r
- PCR_RESET, /* PCR 247 */\r
- PCR_RESET, /* PCR 248 */\r
- PCR_RESET, /* PCR 249 */\r
- PCR_RESET, /* PCR 250 */\r
- PCR_RESET, /* PCR 251 */\r
- PCR_RESET, /* PCR 252 */\r
- PCR_RESET, /* PCR 253 */\r
- PCR_RESET, /* PCR 254 */\r
- PCR_RESET, /* PCR 255 */\r
- PCR_RESET, /* PCR 256 */\r
- PCR_RESET, /* PCR 257 */\r
- PCR_RESET, /* PCR 258 */\r
- PCR_RESET, /* PCR 259 */\r
- PCR_RESET, /* PCR 260 */\r
- PCR_RESET, /* PCR 261 */\r
- PCR_RESET, /* PCR 262 */\r
- PCR_RESET, /* PCR 263 */\r
- PCR_RESET, /* PCR 264 */\r
- PCR_RESET, /* PCR 265 */\r
- PCR_RESET, /* PCR 266 */\r
- PCR_RESET, /* PCR 267 */\r
- PCR_RESET, /* PCR 268 */\r
- PCR_RESET, /* PCR 269 */\r
- PCR_RESET, /* PCR 270 */\r
- PCR_RESET, /* PCR 271 */\r
- PCR_RESET, /* PCR 272 */\r
- PCR_RESET, /* PCR 273 */\r
- PCR_RESET, /* PCR 274 */\r
- PCR_RESET, /* PCR 275 */\r
- PCR_RESET, /* PCR 276 */\r
- PCR_RESET, /* PCR 277 */\r
- PCR_RESET, /* PCR 278 */\r
- PCR_RESET, /* PCR 279 */\r
- PCR_RESET, /* PCR 280 */\r
- PCR_RESET, /* PCR 281 */\r
- PCR_RESET, /* PCR 282 */\r
- PCR_RESET, /* PCR 283 */\r
- PCR_RESET, /* PCR 284 */\r
- PCR_RESET, /* PCR 285 */\r
- PCR_RESET, /* PCR 286 */\r
- PCR_RESET, /* PCR 287 */\r
- PCR_RESET, /* PCR 288 */\r
- PCR_RESET, /* PCR 289 */\r
- PCR_RESET, /* PCR 290 */\r
- PCR_RESET, /* PCR 291 */\r
- PCR_RESET, /* PCR 292 */\r
- PCR_RESET, /* PCR 293 */\r
- PCR_RESET, /* PCR 294 */\r
- PCR_RESET, /* PCR 295 */\r
- PCR_RESET, /* PCR 296 */\r
- PCR_RESET, /* PCR 297 */\r
- PCR_RESET, /* PCR 298 */\r
+ PORT_PCR_RESET, /* PCR 0 */\r
+ PORT_PCR_RESET, /* PCR 1 */\r
+ PORT_PCR_RESET, /* PCR 2 */\r
+ PORT_PCR_RESET, /* PCR 3 */\r
+ PORT_PCR_RESET, /* PCR 4 */\r
+ PORT_PCR_RESET, /* PCR 5 */\r
+ PORT_PCR_RESET, /* PCR 6 */\r
+ PORT_PCR_RESET, /* PCR 7 */\r
+ PORT_PCR_RESET, /* PCR 8 */\r
+ PORT_PCR_RESET, /* PCR 9 */\r
+ PORT_PCR_RESET, /* PCR 10 */\r
+ PORT_PCR_RESET, /* PCR 11 */\r
+ PORT_PCR_RESET, /* PCR 12 */\r
+ PORT_PCR_RESET, /* PCR 13 */\r
+ PORT_PCR_RESET, /* PCR 14 */\r
+ PORT_PCR_RESET, /* PCR 15 */\r
+ PORT_PCR_RESET, /* PCR 16 */\r
+ PORT_PCR_RESET, /* PCR 17 */\r
+ PORT_PCR_RESET, /* PCR 18 */\r
+ PORT_PCR_RESET, /* PCR 19 */\r
+ PORT_PCR_RESET, /* PCR 20 */\r
+ PORT_PCR_RESET, /* PCR 21 */\r
+ PORT_PCR_RESET, /* PCR 22 */\r
+ PORT_PCR_RESET, /* PCR 23 */\r
+ PORT_PCR_RESET, /* PCR 24 */\r
+ PORT_PCR_RESET, /* PCR 25 */\r
+ PORT_PCR_RESET, /* PCR 26 */\r
+ PORT_PCR_RESET, /* PCR 27 */\r
+ PORT_PCR_RESET, /* PCR 28 */\r
+ PORT_PCR_RESET, /* PCR 29 */\r
+ PORT_PCR_RESET, /* PCR 30 */\r
+ PORT_PCR_RESET, /* PCR 31 */\r
+ PORT_PCR_RESET, /* PCR 32 */\r
+ PORT_PCR_RESET, /* PCR 33 */\r
+ PORT_PCR_RESET, /* PCR 34 */\r
+ PORT_PCR_RESET, /* PCR 35 */\r
+ PORT_PCR_RESET, /* PCR 36 */\r
+ PORT_PCR_RESET, /* PCR 37 */\r
+ PORT_PCR_RESET, /* PCR 38 */\r
+ PORT_PCR_RESET, /* PCR 39 */\r
+ PORT_PCR_RESET, /* PCR 40 */\r
+ PORT_PCR_RESET, /* PCR 41 */\r
+ PORT_PCR_RESET, /* PCR 42 */\r
+ PORT_PCR_RESET, /* PCR 43 */\r
+ PORT_PCR_RESET, /* PCR 44 */\r
+ PORT_PCR_RESET, /* PCR 45 */\r
+ PORT_PCR_RESET, /* PCR 46 */\r
+ PORT_PCR_RESET, /* PCR 47 */\r
+ PORT_PCR_RESET, /* PCR 48 */\r
+ PORT_PCR_RESET, /* PCR 49 */\r
+ PORT_PCR_RESET, /* PCR 50 */\r
+ PORT_PCR_RESET, /* PCR 51 */\r
+ PORT_PCR_RESET, /* PCR 52 */\r
+ PORT_PCR_RESET, /* PCR 53 */\r
+ PORT_PCR_RESET, /* PCR 54 */\r
+ PORT_PCR_RESET, /* PCR 55 */\r
+ PORT_PCR_RESET, /* PCR 56 */\r
+ PORT_PCR_RESET, /* PCR 57 */\r
+ PORT_PCR_RESET, /* PCR 58 */\r
+ PORT_PCR_RESET, /* PCR 59 */\r
+ PORT_PCR_RESET, /* PCR 60 */\r
+ PORT_PCR_RESET, /* PCR 61 */\r
+ PORT_PCR_RESET, /* PCR 62 */\r
+ PORT_PCR_RESET, /* PCR 63 */\r
+ PORT_PCR_RESET, /* PCR 64 */\r
+ PORT_PCR_RESET, /* PCR 65 */\r
+ PORT_PCR_RESET, /* PCR 66 */\r
+ PORT_PCR_RESET, /* PCR 67 */\r
+ PORT_PCR_RESET, /* PCR 68 */\r
+ PORT_PCR_RESET, /* PCR 69 */\r
+ PORT_PCR_RESET, /* PCR 70 */\r
+ PORT_PCR_RESET, /* PCR 71 */\r
+ PORT_PCR_RESET, /* PCR 72 */\r
+ PORT_PCR_RESET, /* PCR 73 */\r
+ PORT_PCR_RESET, /* PCR 74 */\r
+ PORT_PCR_RESET, /* PCR 75 */\r
+ PORT_PCR_RESET, /* PCR 76 */\r
+ PORT_PCR_RESET, /* PCR 77 */\r
+ PORT_PCR_RESET, /* PCR 78 */\r
+ PORT_PCR_RESET, /* PCR 79 */\r
+ PORT_PCR_RESET, /* PCR 80 */\r
+ PORT_PCR_RESET, /* PCR 81 */\r
+ PORT_PCR_RESET, /* PCR 82 */\r
+ PORT_PCR_RESET, /* PCR 83 */\r
+ PORT_PCR_RESET, /* PCR 84 */\r
+ PORT_PCR_RESET, /* PCR 85 */\r
+ PORT_PCR_RESET, /* PCR 86 */\r
+ PORT_PCR_RESET, /* PCR 87 */\r
+ PORT_PCR_RESET, /* PCR 88 */\r
+ PORT_PCR_RESET, /* PCR 89 */\r
+ PORT_PCR_RESET, /* PCR 90 */\r
+ PORT_PCR_RESET, /* PCR 91 */\r
+ PORT_PCR_RESET, /* PCR 92 */\r
+ PORT_PCR_RESET, /* PCR 93 */\r
+ PORT_PCR_RESET, /* PCR 94 */\r
+ PORT_PCR_RESET, /* PCR 95 */\r
+ PORT_PCR_RESET, /* PCR 96 */\r
+ PORT_PCR_RESET, /* PCR 97 */\r
+ PORT_PCR_RESET, /* PCR 98 */\r
+ PORT_PCR_RESET, /* PCR 99 */\r
+ PORT_PCR_RESET, /* PCR 100 */\r
+ PORT_PCR_RESET, /* PCR 101 */\r
+ PORT_PCR_RESET, /* PCR 102 */\r
+ PORT_PCR_RESET, /* PCR 103 */\r
+ PORT_PCR_RESET, /* PCR 104 */\r
+ PORT_PCR_RESET, /* PCR 105 */\r
+ PORT_PCR_RESET, /* PCR 106 */\r
+ PORT_PCR_RESET, /* PCR 107 */\r
+ PORT_PCR_RESET, /* PCR 108 */\r
+ PORT_PCR_RESET, /* PCR 109 */\r
+ PORT_PCR_RESET, /* PCR 110 */\r
+ PORT_PCR_RESET, /* PCR 111 */\r
+ PORT_PCR_RESET, /* PCR 112 */\r
+ PORT_PCR_RESET, /* PCR 113 */\r
+ PORT_PCR_RESET, /* PCR 114 */\r
+ PORT_PCR_RESET, /* PCR 115 */\r
+ PORT_PCR_RESET, /* PCR 116 */\r
+ PORT_PCR_RESET, /* PCR 117 */\r
+ PORT_PCR_RESET, /* PCR 118 */\r
+ PORT_PCR_RESET, /* PCR 119 */\r
+ PORT_PCR_RESET, /* PCR 120 */\r
+ PORT_PCR_RESET, /* PCR 121 */\r
+ PORT_PCR_RESET, /* PCR 122 */\r
+ PORT_PCR_RESET, /* PCR 123 */\r
+ PORT_PCR_RESET, /* PCR 124 */\r
+ PORT_PCR_RESET, /* PCR 125 */\r
+ PORT_PCR_RESET, /* PCR 126 */\r
+ PORT_PCR_RESET, /* PCR 127 */\r
+ PORT_PCR_RESET, /* PCR 128 */\r
+ PORT_PCR_RESET, /* PCR 129 */\r
+ PORT_PCR_RESET, /* PCR 130 */\r
+ PORT_PCR_RESET, /* PCR 131 */\r
+ PORT_PCR_RESET, /* PCR 132 */\r
+ PORT_PCR_RESET, /* PCR 133 */\r
+ PORT_PCR_RESET, /* PCR 134 */\r
+ PORT_PCR_RESET, /* PCR 135 */\r
+ PORT_PCR_RESET, /* PCR 136 */\r
+ PORT_PCR_RESET, /* PCR 137 */\r
+ PORT_PCR_RESET, /* PCR 138 */\r
+ PORT_PCR_RESET, /* PCR 139 */\r
+ PORT_PCR_RESET, /* PCR 140 */\r
+ PORT_PCR_RESET, /* PCR 141 */\r
+ PORT_PCR_RESET, /* PCR 142 */\r
+ PORT_PCR_RESET, /* PCR 143 */\r
+ PORT_PCR_RESET, /* PCR 144 */\r
+ PORT_PCR_RESET, /* PCR 145 */\r
+ PORT_PCR_RESET, /* PCR 146 */\r
+ PORT_PCR_RESET, /* PCR 147 */\r
+ PORT_PCR_RESET, /* PCR 148 */\r
+ PORT_PCR_RESET, /* PCR 149 */\r
+ PORT_PCR_RESET, /* PCR 150 */\r
+ PORT_PCR_RESET, /* PCR 151 */\r
+ PORT_PCR_RESET, /* PCR 152 */\r
+ PORT_PCR_RESET, /* PCR 153 */\r
+ PORT_PCR_RESET, /* PCR 154 */\r
+ PORT_PCR_RESET, /* PCR 155 */\r
+ PORT_PCR_RESET, /* PCR 156 */\r
+ PORT_PCR_RESET, /* PCR 157 */\r
+ PORT_PCR_RESET, /* PCR 158 */\r
+ PORT_PCR_RESET, /* PCR 159 */\r
+ PORT_PCR_RESET, /* PCR 160 */\r
+ PORT_PCR_RESET, /* PCR 161 */\r
+ PORT_PCR_RESET, /* PCR 162 */\r
+ PORT_PCR_RESET, /* PCR 163 */\r
+ PORT_PCR_RESET, /* PCR 164 */\r
+ PORT_PCR_RESET, /* PCR 165 */\r
+ PORT_PCR_RESET, /* PCR 166 */\r
+ PORT_PCR_RESET, /* PCR 167 */\r
+ PORT_PCR_RESET, /* PCR 168 */\r
+ PORT_PCR_RESET, /* PCR 169 */\r
+ PORT_PCR_RESET, /* PCR 170 */\r
+ PORT_PCR_RESET, /* PCR 171 */\r
+ PORT_PCR_RESET, /* PCR 172 */\r
+ PORT_PCR_RESET, /* PCR 173 */\r
+ PORT_PCR_RESET, /* PCR 174 */\r
+ PORT_PCR_RESET, /* PCR 175 */\r
+ PORT_PCR_RESET, /* PCR 176 */\r
+ PORT_PCR_RESET, /* PCR 177 */\r
+ PORT_PCR_RESET, /* PCR 178 */\r
+ PORT_PCR_RESET, /* PCR 179 */\r
+ PORT_PCR_RESET, /* PCR 180 */\r
+ PORT_PCR_RESET, /* PCR 181 */\r
+ PORT_PCR_RESET, /* PCR 182 */\r
+ PORT_PCR_RESET, /* PCR 183 */\r
+ PORT_PCR_RESET, /* PCR 184 */\r
+ PORT_PCR_RESET, /* PCR 185 */\r
+ PORT_PCR_RESET, /* PCR 186 */\r
+ PORT_PCR_RESET, /* PCR 187 */\r
+ PORT_PCR_RESET, /* PCR 188 */\r
+ ( PORT_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MIN | PORT_PULL_NONE ), /* PCR 189 : PORT_PIN_MODE_PWM */\r
+ PORT_PCR_RESET, /* PCR 190 */\r
+ ( PORT_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MIN | PORT_PULL_NONE ), /* PCR 191 : PORT_PIN_MODE_PWM */\r
+ PORT_PCR_RESET, /* PCR 192 */\r
+ PORT_PCR_RESET, /* PCR 193 */\r
+ PORT_PCR_RESET, /* PCR 194 */\r
+ PORT_PCR_RESET, /* PCR 195 */\r
+ PORT_PCR_RESET, /* PCR 196 */\r
+ PORT_PCR_RESET, /* PCR 197 */\r
+ PORT_PCR_RESET, /* PCR 198 */\r
+ PORT_PCR_RESET, /* PCR 199 */\r
+ PORT_PCR_RESET, /* PCR 200 */\r
+ PORT_PCR_RESET, /* PCR 201 */\r
+ PORT_PCR_RESET, /* PCR 202 */\r
+ PORT_PCR_RESET, /* PCR 203 */\r
+ PORT_PCR_RESET, /* PCR 204 */\r
+ PORT_PCR_RESET, /* PCR 205 */\r
+ PORT_PCR_RESET, /* PCR 206 */\r
+ PORT_PCR_RESET, /* PCR 207 */\r
+ PORT_PCR_RESET, /* PCR 208 */\r
+ PORT_PCR_RESET, /* PCR 209 */\r
+ PORT_PCR_RESET, /* PCR 210 */\r
+ PORT_PCR_RESET, /* PCR 211 */\r
+ PORT_PCR_RESET, /* PCR 212 */\r
+ PORT_PCR_RESET, /* PCR 213 */\r
+ PORT_PCR_RESET, /* PCR 214 */\r
+ PORT_PCR_RESET, /* PCR 215 */\r
+ PORT_PCR_RESET, /* PCR 216 */\r
+ PORT_PCR_RESET, /* PCR 217 */\r
+ PORT_PCR_RESET, /* PCR 218 */\r
+ PORT_PCR_RESET, /* PCR 219 */\r
+ PORT_PCR_RESET, /* PCR 220 */\r
+ PORT_PCR_RESET, /* PCR 221 */\r
+ PORT_PCR_RESET, /* PCR 222 */\r
+ PORT_PCR_RESET, /* PCR 223 */\r
+ PORT_PCR_RESET, /* PCR 224 */\r
+ PORT_PCR_RESET, /* PCR 225 */\r
+ PORT_PCR_RESET, /* PCR 226 */\r
+ PORT_PCR_RESET, /* PCR 227 */\r
+ PORT_PCR_RESET, /* PCR 228 */\r
+ PORT_PCR_RESET, /* PCR 229 */\r
+ PORT_PCR_RESET, /* PCR 230 */\r
+ PORT_PCR_RESET, /* PCR 231 */\r
+ PORT_PCR_RESET, /* PCR 232 */\r
+ PORT_PCR_RESET, /* PCR 233 */\r
+ PORT_PCR_RESET, /* PCR 234 */\r
+ PORT_PCR_RESET, /* PCR 235 */\r
+ PORT_PCR_RESET, /* PCR 236 */\r
+ PORT_PCR_RESET, /* PCR 237 */\r
+ PORT_PCR_RESET, /* PCR 238 */\r
+ PORT_PCR_RESET, /* PCR 239 */\r
+ PORT_PCR_RESET, /* PCR 240 */\r
+ PORT_PCR_RESET, /* PCR 241 */\r
+ PORT_PCR_RESET, /* PCR 242 */\r
+ PORT_PCR_RESET, /* PCR 243 */\r
+ PORT_PCR_RESET, /* PCR 244 */\r
+ PORT_PCR_RESET, /* PCR 245 */\r
+ PORT_PCR_RESET, /* PCR 246 */\r
+ PORT_PCR_RESET, /* PCR 247 */\r
+ PORT_PCR_RESET, /* PCR 248 */\r
+ PORT_PCR_RESET, /* PCR 249 */\r
+ PORT_PCR_RESET, /* PCR 250 */\r
+ PORT_PCR_RESET, /* PCR 251 */\r
+ PORT_PCR_RESET, /* PCR 252 */\r
+ PORT_PCR_RESET, /* PCR 253 */\r
+ PORT_PCR_RESET, /* PCR 254 */\r
+ PORT_PCR_RESET, /* PCR 255 */\r
+ PORT_PCR_RESET, /* PCR 256 */\r
+ PORT_PCR_RESET, /* PCR 257 */\r
+ PORT_PCR_RESET, /* PCR 258 */\r
+ PORT_PCR_RESET, /* PCR 259 */\r
+ PORT_PCR_RESET, /* PCR 260 */\r
+ PORT_PCR_RESET, /* PCR 261 */\r
+ PORT_PCR_RESET, /* PCR 262 */\r
+ PORT_PCR_RESET, /* PCR 263 */\r
+ PORT_PCR_RESET, /* PCR 264 */\r
+ PORT_PCR_RESET, /* PCR 265 */\r
+ PORT_PCR_RESET, /* PCR 266 */\r
+ PORT_PCR_RESET, /* PCR 267 */\r
+ PORT_PCR_RESET, /* PCR 268 */\r
+ PORT_PCR_RESET, /* PCR 269 */\r
+ PORT_PCR_RESET, /* PCR 270 */\r
+ PORT_PCR_RESET, /* PCR 271 */\r
+ PORT_PCR_RESET, /* PCR 272 */\r
+ PORT_PCR_RESET, /* PCR 273 */\r
+ PORT_PCR_RESET, /* PCR 274 */\r
+ PORT_PCR_RESET, /* PCR 275 */\r
+ PORT_PCR_RESET, /* PCR 276 */\r
+ PORT_PCR_RESET, /* PCR 277 */\r
+ PORT_PCR_RESET, /* PCR 278 */\r
+ PORT_PCR_RESET, /* PCR 279 */\r
+ PORT_PCR_RESET, /* PCR 280 */\r
+ PORT_PCR_RESET, /* PCR 281 */\r
+ PORT_PCR_RESET, /* PCR 282 */\r
+ PORT_PCR_RESET, /* PCR 283 */\r
+ PORT_PCR_RESET, /* PCR 284 */\r
+ PORT_PCR_RESET, /* PCR 285 */\r
+ PORT_PCR_RESET, /* PCR 286 */\r
+ PORT_PCR_RESET, /* PCR 287 */\r
+ PORT_PCR_RESET, /* PCR 288 */\r
+ PORT_PCR_RESET, /* PCR 289 */\r
+ PORT_PCR_RESET, /* PCR 290 */\r
+ PORT_PCR_RESET, /* PCR 291 */\r
+ PORT_PCR_RESET, /* PCR 292 */\r
+ PORT_PCR_RESET, /* PCR 293 */\r
+ PORT_PCR_RESET, /* PCR 294 */\r
+ PORT_PCR_RESET, /* PCR 295 */\r
+ PORT_PCR_RESET, /* PCR 296 */\r
+ PORT_PCR_RESET, /* PCR 297 */\r
+ PORT_PCR_RESET, /* PCR 298 */\r
};\r
\r
const uint8_t PortOutConfigData[] = {\r
- GPDO_RESET, /* GPDO 0 */\r
- GPDO_RESET, /* GPDO 1 */\r
- GPDO_RESET, /* GPDO 2 */\r
- GPDO_RESET, /* GPDO 3 */\r
- GPDO_RESET, /* GPDO 4 */\r
- GPDO_RESET, /* GPDO 5 */\r
- GPDO_RESET, /* GPDO 6 */\r
- GPDO_RESET, /* GPDO 7 */\r
- GPDO_RESET, /* GPDO 8 */\r
- GPDO_RESET, /* GPDO 9 */\r
- GPDO_RESET, /* GPDO 10 */\r
- GPDO_RESET, /* GPDO 11 */\r
- GPDO_RESET, /* GPDO 12 */\r
- GPDO_RESET, /* GPDO 13 */\r
- GPDO_RESET, /* GPDO 14 */\r
- GPDO_RESET, /* GPDO 15 */\r
- GPDO_RESET, /* GPDO 16 */\r
- GPDO_RESET, /* GPDO 17 */\r
- GPDO_RESET, /* GPDO 18 */\r
- GPDO_RESET, /* GPDO 19 */\r
- GPDO_RESET, /* GPDO 20 */\r
- GPDO_RESET, /* GPDO 21 */\r
- GPDO_RESET, /* GPDO 22 */\r
- GPDO_RESET, /* GPDO 23 */\r
- GPDO_RESET, /* GPDO 24 */\r
- GPDO_RESET, /* GPDO 25 */\r
- GPDO_RESET, /* GPDO 26 */\r
- GPDO_RESET, /* GPDO 27 */\r
- GPDO_RESET, /* GPDO 28 */\r
- GPDO_RESET, /* GPDO 29 */\r
- GPDO_RESET, /* GPDO 30 */\r
- GPDO_RESET, /* GPDO 31 */\r
- GPDO_RESET, /* GPDO 32 */\r
- GPDO_RESET, /* GPDO 33 */\r
- GPDO_RESET, /* GPDO 34 */\r
- GPDO_RESET, /* GPDO 35 */\r
- GPDO_RESET, /* GPDO 36 */\r
- GPDO_RESET, /* GPDO 37 */\r
- GPDO_RESET, /* GPDO 38 */\r
- GPDO_RESET, /* GPDO 39 */\r
- GPDO_RESET, /* GPDO 40 */\r
- GPDO_RESET, /* GPDO 41 */\r
- GPDO_RESET, /* GPDO 42 */\r
- GPDO_RESET, /* GPDO 43 */\r
- GPDO_RESET, /* GPDO 44 */\r
- GPDO_RESET, /* GPDO 45 */\r
- GPDO_RESET, /* GPDO 46 */\r
- GPDO_RESET, /* GPDO 47 */\r
- GPDO_RESET, /* GPDO 48 */\r
- GPDO_RESET, /* GPDO 49 */\r
- GPDO_RESET, /* GPDO 50 */\r
- GPDO_RESET, /* GPDO 51 */\r
- GPDO_RESET, /* GPDO 52 */\r
- GPDO_RESET, /* GPDO 53 */\r
- GPDO_RESET, /* GPDO 54 */\r
- GPDO_RESET, /* GPDO 55 */\r
- GPDO_RESET, /* GPDO 56 */\r
- GPDO_RESET, /* GPDO 57 */\r
- GPDO_RESET, /* GPDO 58 */\r
- GPDO_RESET, /* GPDO 59 */\r
- GPDO_RESET, /* GPDO 60 */\r
- GPDO_RESET, /* GPDO 61 */\r
- GPDO_RESET, /* GPDO 62 */\r
- GPDO_RESET, /* GPDO 63 */\r
- GPDO_RESET, /* GPDO 64 */\r
- GPDO_RESET, /* GPDO 65 */\r
- GPDO_RESET, /* GPDO 66 */\r
- GPDO_RESET, /* GPDO 67 */\r
- GPDO_RESET, /* GPDO 68 */\r
- GPDO_RESET, /* GPDO 69 */\r
- GPDO_RESET, /* GPDO 70 */\r
- GPDO_RESET, /* GPDO 71 */\r
- GPDO_RESET, /* GPDO 72 */\r
- GPDO_RESET, /* GPDO 73 */\r
- GPDO_RESET, /* GPDO 74 */\r
- GPDO_RESET, /* GPDO 75 */\r
- GPDO_RESET, /* GPDO 76 */\r
- GPDO_RESET, /* GPDO 77 */\r
- GPDO_RESET, /* GPDO 78 */\r
- GPDO_RESET, /* GPDO 79 */\r
- GPDO_RESET, /* GPDO 80 */\r
- GPDO_RESET, /* GPDO 81 */\r
- GPDO_RESET, /* GPDO 82 */\r
- GPDO_RESET, /* GPDO 83 */\r
- GPDO_RESET, /* GPDO 84 */\r
- GPDO_RESET, /* GPDO 85 */\r
- GPDO_RESET, /* GPDO 86 */\r
- GPDO_RESET, /* GPDO 87 */\r
- GPDO_RESET, /* GPDO 88 */\r
- GPDO_RESET, /* GPDO 89 */\r
- GPDO_RESET, /* GPDO 90 */\r
- GPDO_RESET, /* GPDO 91 */\r
- GPDO_RESET, /* GPDO 92 */\r
- GPDO_RESET, /* GPDO 93 */\r
- GPDO_RESET, /* GPDO 94 */\r
- GPDO_RESET, /* GPDO 95 */\r
- GPDO_RESET, /* GPDO 96 */\r
- GPDO_RESET, /* GPDO 97 */\r
- GPDO_RESET, /* GPDO 98 */\r
- GPDO_RESET, /* GPDO 99 */\r
- GPDO_RESET, /* GPDO 100 */\r
- GPDO_RESET, /* GPDO 101 */\r
- GPDO_RESET, /* GPDO 102 */\r
- GPDO_RESET, /* GPDO 103 */\r
- GPDO_RESET, /* GPDO 104 */\r
- GPDO_RESET, /* GPDO 105 */\r
- GPDO_RESET, /* GPDO 106 */\r
- GPDO_RESET, /* GPDO 107 */\r
- GPDO_RESET, /* GPDO 108 */\r
- GPDO_RESET, /* GPDO 109 */\r
- GPDO_RESET, /* GPDO 110 */\r
- GPDO_RESET, /* GPDO 111 */\r
- GPDO_RESET, /* GPDO 112 */\r
- GPDO_RESET, /* GPDO 113 */\r
- GPDO_RESET, /* GPDO 114 */\r
- GPDO_RESET, /* GPDO 115 */\r
- GPDO_RESET, /* GPDO 116 */\r
- GPDO_RESET, /* GPDO 117 */\r
- GPDO_RESET, /* GPDO 118 */\r
- GPDO_RESET, /* GPDO 119 */\r
- GPDO_RESET, /* GPDO 120 */\r
- GPDO_RESET, /* GPDO 121 */\r
- GPDO_RESET, /* GPDO 122 */\r
- GPDO_RESET, /* GPDO 123 */\r
- GPDO_RESET, /* GPDO 124 */\r
- GPDO_RESET, /* GPDO 125 */\r
- GPDO_RESET, /* GPDO 126 */\r
- GPDO_RESET, /* GPDO 127 */\r
- GPDO_RESET, /* GPDO 128 */\r
- GPDO_RESET, /* GPDO 129 */\r
- GPDO_RESET, /* GPDO 130 */\r
- GPDO_RESET, /* GPDO 131 */\r
- GPDO_RESET, /* GPDO 132 */\r
- GPDO_RESET, /* GPDO 133 */\r
- GPDO_RESET, /* GPDO 134 */\r
- GPDO_RESET, /* GPDO 135 */\r
- GPDO_RESET, /* GPDO 136 */\r
- GPDO_RESET, /* GPDO 137 */\r
- GPDO_RESET, /* GPDO 138 */\r
- GPDO_RESET, /* GPDO 139 */\r
- GPDO_RESET, /* GPDO 140 */\r
- GPDO_RESET, /* GPDO 141 */\r
- GPDO_RESET, /* GPDO 142 */\r
- GPDO_RESET, /* GPDO 143 */\r
- GPDO_RESET, /* GPDO 144 */\r
- GPDO_RESET, /* GPDO 145 */\r
- GPDO_RESET, /* GPDO 146 */\r
- GPDO_RESET, /* GPDO 147 */\r
- GPDO_RESET, /* GPDO 148 */\r
- GPDO_RESET, /* GPDO 149 */\r
- GPDO_RESET, /* GPDO 150 */\r
- GPDO_RESET, /* GPDO 151 */\r
- GPDO_RESET, /* GPDO 152 */\r
- GPDO_RESET, /* GPDO 153 */\r
- GPDO_RESET, /* GPDO 154 */\r
- GPDO_RESET, /* GPDO 155 */\r
- GPDO_RESET, /* GPDO 156 */\r
- GPDO_RESET, /* GPDO 157 */\r
- GPDO_RESET, /* GPDO 158 */\r
- GPDO_RESET, /* GPDO 159 */\r
- GPDO_RESET, /* GPDO 160 */\r
- GPDO_RESET, /* GPDO 161 */\r
- GPDO_RESET, /* GPDO 162 */\r
- GPDO_RESET, /* GPDO 163 */\r
- GPDO_RESET, /* GPDO 164 */\r
- GPDO_RESET, /* GPDO 165 */\r
- GPDO_RESET, /* GPDO 166 */\r
- GPDO_RESET, /* GPDO 167 */\r
- GPDO_RESET, /* GPDO 168 */\r
- GPDO_RESET, /* GPDO 169 */\r
- GPDO_RESET, /* GPDO 170 */\r
- GPDO_RESET, /* GPDO 171 */\r
- GPDO_RESET, /* GPDO 172 */\r
- GPDO_RESET, /* GPDO 173 */\r
- GPDO_RESET, /* GPDO 174 */\r
- GPDO_RESET, /* GPDO 175 */\r
- GPDO_RESET, /* GPDO 176 */\r
- GPDO_RESET, /* GPDO 177 */\r
- GPDO_RESET, /* GPDO 178 */\r
- GPDO_RESET, /* GPDO 179 */\r
- GPDO_RESET, /* GPDO 180 */\r
- GPDO_RESET, /* GPDO 181 */\r
- GPDO_RESET, /* GPDO 182 */\r
- GPDO_RESET, /* GPDO 183 */\r
- GPDO_RESET, /* GPDO 184 */\r
- GPDO_RESET, /* GPDO 185 */\r
- GPDO_RESET, /* GPDO 186 */\r
- GPDO_RESET, /* GPDO 187 */\r
- GPDO_RESET, /* GPDO 188 */\r
- GPDO_RESET, /* GPDO 189 */\r
- GPDO_RESET, /* GPDO 190 */\r
- GPDO_RESET, /* GPDO 191 */\r
- GPDO_RESET, /* GPDO 192 */\r
- GPDO_RESET, /* GPDO 193 */\r
- GPDO_RESET, /* GPDO 194 */\r
- GPDO_RESET, /* GPDO 195 */\r
- GPDO_RESET, /* GPDO 196 */\r
- GPDO_RESET, /* GPDO 197 */\r
- GPDO_RESET, /* GPDO 198 */\r
- GPDO_RESET, /* GPDO 199 */\r
- GPDO_RESET, /* GPDO 200 */\r
- GPDO_RESET, /* GPDO 201 */\r
- GPDO_RESET, /* GPDO 202 */\r
- GPDO_RESET, /* GPDO 203 */\r
- GPDO_RESET, /* GPDO 204 */\r
- GPDO_RESET, /* GPDO 205 */\r
- GPDO_RESET, /* GPDO 206 */\r
- GPDO_RESET, /* GPDO 207 */\r
- GPDO_RESET, /* GPDO 208 */\r
- GPDO_RESET, /* GPDO 209 */\r
- GPDO_RESET, /* GPDO 210 */\r
- GPDO_RESET, /* GPDO 211 */\r
- GPDO_RESET, /* GPDO 212 */\r
- GPDO_RESET, /* GPDO 213 */\r
+ PORT_GPDO_RESET, /* GPDO 0 */\r
+ PORT_GPDO_RESET, /* GPDO 1 */\r
+ PORT_GPDO_RESET, /* GPDO 2 */\r
+ PORT_GPDO_RESET, /* GPDO 3 */\r
+ PORT_GPDO_RESET, /* GPDO 4 */\r
+ PORT_GPDO_RESET, /* GPDO 5 */\r
+ PORT_GPDO_RESET, /* GPDO 6 */\r
+ PORT_GPDO_RESET, /* GPDO 7 */\r
+ PORT_GPDO_RESET, /* GPDO 8 */\r
+ PORT_GPDO_RESET, /* GPDO 9 */\r
+ PORT_GPDO_RESET, /* GPDO 10 */\r
+ PORT_GPDO_RESET, /* GPDO 11 */\r
+ PORT_GPDO_RESET, /* GPDO 12 */\r
+ PORT_GPDO_RESET, /* GPDO 13 */\r
+ PORT_GPDO_RESET, /* GPDO 14 */\r
+ PORT_GPDO_RESET, /* GPDO 15 */\r
+ PORT_GPDO_RESET, /* GPDO 16 */\r
+ PORT_GPDO_RESET, /* GPDO 17 */\r
+ PORT_GPDO_RESET, /* GPDO 18 */\r
+ PORT_GPDO_RESET, /* GPDO 19 */\r
+ PORT_GPDO_RESET, /* GPDO 20 */\r
+ PORT_GPDO_RESET, /* GPDO 21 */\r
+ PORT_GPDO_RESET, /* GPDO 22 */\r
+ PORT_GPDO_RESET, /* GPDO 23 */\r
+ PORT_GPDO_RESET, /* GPDO 24 */\r
+ PORT_GPDO_RESET, /* GPDO 25 */\r
+ PORT_GPDO_RESET, /* GPDO 26 */\r
+ PORT_GPDO_RESET, /* GPDO 27 */\r
+ PORT_GPDO_RESET, /* GPDO 28 */\r
+ PORT_GPDO_RESET, /* GPDO 29 */\r
+ PORT_GPDO_RESET, /* GPDO 30 */\r
+ PORT_GPDO_RESET, /* GPDO 31 */\r
+ PORT_GPDO_RESET, /* GPDO 32 */\r
+ PORT_GPDO_RESET, /* GPDO 33 */\r
+ PORT_GPDO_RESET, /* GPDO 34 */\r
+ PORT_GPDO_RESET, /* GPDO 35 */\r
+ PORT_GPDO_RESET, /* GPDO 36 */\r
+ PORT_GPDO_RESET, /* GPDO 37 */\r
+ PORT_GPDO_RESET, /* GPDO 38 */\r
+ PORT_GPDO_RESET, /* GPDO 39 */\r
+ PORT_GPDO_RESET, /* GPDO 40 */\r
+ PORT_GPDO_RESET, /* GPDO 41 */\r
+ PORT_GPDO_RESET, /* GPDO 42 */\r
+ PORT_GPDO_RESET, /* GPDO 43 */\r
+ PORT_GPDO_RESET, /* GPDO 44 */\r
+ PORT_GPDO_RESET, /* GPDO 45 */\r
+ PORT_GPDO_RESET, /* GPDO 46 */\r
+ PORT_GPDO_RESET, /* GPDO 47 */\r
+ PORT_GPDO_RESET, /* GPDO 48 */\r
+ PORT_GPDO_RESET, /* GPDO 49 */\r
+ PORT_GPDO_RESET, /* GPDO 50 */\r
+ PORT_GPDO_RESET, /* GPDO 51 */\r
+ PORT_GPDO_RESET, /* GPDO 52 */\r
+ PORT_GPDO_RESET, /* GPDO 53 */\r
+ PORT_GPDO_RESET, /* GPDO 54 */\r
+ PORT_GPDO_RESET, /* GPDO 55 */\r
+ PORT_GPDO_RESET, /* GPDO 56 */\r
+ PORT_GPDO_RESET, /* GPDO 57 */\r
+ PORT_GPDO_RESET, /* GPDO 58 */\r
+ PORT_GPDO_RESET, /* GPDO 59 */\r
+ PORT_GPDO_RESET, /* GPDO 60 */\r
+ PORT_GPDO_RESET, /* GPDO 61 */\r
+ PORT_GPDO_RESET, /* GPDO 62 */\r
+ PORT_GPDO_RESET, /* GPDO 63 */\r
+ PORT_GPDO_RESET, /* GPDO 64 */\r
+ PORT_GPDO_RESET, /* GPDO 65 */\r
+ PORT_GPDO_RESET, /* GPDO 66 */\r
+ PORT_GPDO_RESET, /* GPDO 67 */\r
+ PORT_GPDO_RESET, /* GPDO 68 */\r
+ PORT_GPDO_RESET, /* GPDO 69 */\r
+ PORT_GPDO_RESET, /* GPDO 70 */\r
+ PORT_GPDO_RESET, /* GPDO 71 */\r
+ PORT_GPDO_RESET, /* GPDO 72 */\r
+ PORT_GPDO_RESET, /* GPDO 73 */\r
+ PORT_GPDO_RESET, /* GPDO 74 */\r
+ PORT_GPDO_RESET, /* GPDO 75 */\r
+ PORT_GPDO_RESET, /* GPDO 76 */\r
+ PORT_GPDO_RESET, /* GPDO 77 */\r
+ PORT_GPDO_RESET, /* GPDO 78 */\r
+ PORT_GPDO_RESET, /* GPDO 79 */\r
+ PORT_GPDO_RESET, /* GPDO 80 */\r
+ PORT_GPDO_RESET, /* GPDO 81 */\r
+ PORT_GPDO_RESET, /* GPDO 82 */\r
+ PORT_GPDO_RESET, /* GPDO 83 */\r
+ PORT_GPDO_RESET, /* GPDO 84 */\r
+ PORT_GPDO_RESET, /* GPDO 85 */\r
+ PORT_GPDO_RESET, /* GPDO 86 */\r
+ PORT_GPDO_RESET, /* GPDO 87 */\r
+ PORT_GPDO_RESET, /* GPDO 88 */\r
+ PORT_GPDO_RESET, /* GPDO 89 */\r
+ PORT_GPDO_RESET, /* GPDO 90 */\r
+ PORT_GPDO_RESET, /* GPDO 91 */\r
+ PORT_GPDO_RESET, /* GPDO 92 */\r
+ PORT_GPDO_RESET, /* GPDO 93 */\r
+ PORT_GPDO_RESET, /* GPDO 94 */\r
+ PORT_GPDO_RESET, /* GPDO 95 */\r
+ PORT_GPDO_RESET, /* GPDO 96 */\r
+ PORT_GPDO_RESET, /* GPDO 97 */\r
+ PORT_GPDO_RESET, /* GPDO 98 */\r
+ PORT_GPDO_RESET, /* GPDO 99 */\r
+ PORT_GPDO_RESET, /* GPDO 100 */\r
+ PORT_GPDO_RESET, /* GPDO 101 */\r
+ PORT_GPDO_RESET, /* GPDO 102 */\r
+ PORT_GPDO_RESET, /* GPDO 103 */\r
+ PORT_GPDO_RESET, /* GPDO 104 */\r
+ PORT_GPDO_RESET, /* GPDO 105 */\r
+ PORT_GPDO_RESET, /* GPDO 106 */\r
+ PORT_GPDO_RESET, /* GPDO 107 */\r
+ PORT_GPDO_RESET, /* GPDO 108 */\r
+ PORT_GPDO_RESET, /* GPDO 109 */\r
+ PORT_GPDO_RESET, /* GPDO 110 */\r
+ PORT_GPDO_RESET, /* GPDO 111 */\r
+ PORT_GPDO_RESET, /* GPDO 112 */\r
+ PORT_GPDO_RESET, /* GPDO 113 */\r
+ PORT_GPDO_RESET, /* GPDO 114 */\r
+ PORT_GPDO_RESET, /* GPDO 115 */\r
+ PORT_GPDO_RESET, /* GPDO 116 */\r
+ PORT_GPDO_RESET, /* GPDO 117 */\r
+ PORT_GPDO_RESET, /* GPDO 118 */\r
+ PORT_GPDO_RESET, /* GPDO 119 */\r
+ PORT_GPDO_RESET, /* GPDO 120 */\r
+ PORT_GPDO_RESET, /* GPDO 121 */\r
+ PORT_GPDO_RESET, /* GPDO 122 */\r
+ PORT_GPDO_RESET, /* GPDO 123 */\r
+ PORT_GPDO_RESET, /* GPDO 124 */\r
+ PORT_GPDO_RESET, /* GPDO 125 */\r
+ PORT_GPDO_RESET, /* GPDO 126 */\r
+ PORT_GPDO_RESET, /* GPDO 127 */\r
+ PORT_GPDO_RESET, /* GPDO 128 */\r
+ PORT_GPDO_RESET, /* GPDO 129 */\r
+ PORT_GPDO_RESET, /* GPDO 130 */\r
+ PORT_GPDO_RESET, /* GPDO 131 */\r
+ PORT_GPDO_RESET, /* GPDO 132 */\r
+ PORT_GPDO_RESET, /* GPDO 133 */\r
+ PORT_GPDO_RESET, /* GPDO 134 */\r
+ PORT_GPDO_RESET, /* GPDO 135 */\r
+ PORT_GPDO_RESET, /* GPDO 136 */\r
+ PORT_GPDO_RESET, /* GPDO 137 */\r
+ PORT_GPDO_RESET, /* GPDO 138 */\r
+ PORT_GPDO_RESET, /* GPDO 139 */\r
+ PORT_GPDO_RESET, /* GPDO 140 */\r
+ PORT_GPDO_RESET, /* GPDO 141 */\r
+ PORT_GPDO_RESET, /* GPDO 142 */\r
+ PORT_GPDO_RESET, /* GPDO 143 */\r
+ PORT_GPDO_RESET, /* GPDO 144 */\r
+ PORT_GPDO_RESET, /* GPDO 145 */\r
+ PORT_GPDO_RESET, /* GPDO 146 */\r
+ PORT_GPDO_RESET, /* GPDO 147 */\r
+ PORT_GPDO_RESET, /* GPDO 148 */\r
+ PORT_GPDO_RESET, /* GPDO 149 */\r
+ PORT_GPDO_RESET, /* GPDO 150 */\r
+ PORT_GPDO_RESET, /* GPDO 151 */\r
+ PORT_GPDO_RESET, /* GPDO 152 */\r
+ PORT_GPDO_RESET, /* GPDO 153 */\r
+ PORT_GPDO_RESET, /* GPDO 154 */\r
+ PORT_GPDO_RESET, /* GPDO 155 */\r
+ PORT_GPDO_RESET, /* GPDO 156 */\r
+ PORT_GPDO_RESET, /* GPDO 157 */\r
+ PORT_GPDO_RESET, /* GPDO 158 */\r
+ PORT_GPDO_RESET, /* GPDO 159 */\r
+ PORT_GPDO_RESET, /* GPDO 160 */\r
+ PORT_GPDO_RESET, /* GPDO 161 */\r
+ PORT_GPDO_RESET, /* GPDO 162 */\r
+ PORT_GPDO_RESET, /* GPDO 163 */\r
+ PORT_GPDO_RESET, /* GPDO 164 */\r
+ PORT_GPDO_RESET, /* GPDO 165 */\r
+ PORT_GPDO_RESET, /* GPDO 166 */\r
+ PORT_GPDO_RESET, /* GPDO 167 */\r
+ PORT_GPDO_RESET, /* GPDO 168 */\r
+ PORT_GPDO_RESET, /* GPDO 169 */\r
+ PORT_GPDO_RESET, /* GPDO 170 */\r
+ PORT_GPDO_RESET, /* GPDO 171 */\r
+ PORT_GPDO_RESET, /* GPDO 172 */\r
+ PORT_GPDO_RESET, /* GPDO 173 */\r
+ PORT_GPDO_RESET, /* GPDO 174 */\r
+ PORT_GPDO_RESET, /* GPDO 175 */\r
+ PORT_GPDO_RESET, /* GPDO 176 */\r
+ PORT_GPDO_RESET, /* GPDO 177 */\r
+ PORT_GPDO_RESET, /* GPDO 178 */\r
+ PORT_GPDO_RESET, /* GPDO 179 */\r
+ PORT_GPDO_RESET, /* GPDO 180 */\r
+ PORT_GPDO_RESET, /* GPDO 181 */\r
+ PORT_GPDO_RESET, /* GPDO 182 */\r
+ PORT_GPDO_RESET, /* GPDO 183 */\r
+ PORT_GPDO_RESET, /* GPDO 184 */\r
+ PORT_GPDO_RESET, /* GPDO 185 */\r
+ PORT_GPDO_RESET, /* GPDO 186 */\r
+ PORT_GPDO_RESET, /* GPDO 187 */\r
+ PORT_GPDO_RESET, /* GPDO 188 */\r
+ PORT_GPDO_RESET, /* GPDO 189 */\r
+ PORT_GPDO_RESET, /* GPDO 190 */\r
+ PORT_GPDO_RESET, /* GPDO 191 */\r
+ PORT_GPDO_RESET, /* GPDO 192 */\r
+ PORT_GPDO_RESET, /* GPDO 193 */\r
+ PORT_GPDO_RESET, /* GPDO 194 */\r
+ PORT_GPDO_RESET, /* GPDO 195 */\r
+ PORT_GPDO_RESET, /* GPDO 196 */\r
+ PORT_GPDO_RESET, /* GPDO 197 */\r
+ PORT_GPDO_RESET, /* GPDO 198 */\r
+ PORT_GPDO_RESET, /* GPDO 199 */\r
+ PORT_GPDO_RESET, /* GPDO 200 */\r
+ PORT_GPDO_RESET, /* GPDO 201 */\r
+ PORT_GPDO_RESET, /* GPDO 202 */\r
+ PORT_GPDO_RESET, /* GPDO 203 */\r
+ PORT_GPDO_RESET, /* GPDO 204 */\r
+ PORT_GPDO_RESET, /* GPDO 205 */\r
+ PORT_GPDO_RESET, /* GPDO 206 */\r
+ PORT_GPDO_RESET, /* GPDO 207 */\r
+ PORT_GPDO_RESET, /* GPDO 208 */\r
+ PORT_GPDO_RESET, /* GPDO 209 */\r
+ PORT_GPDO_RESET, /* GPDO 210 */\r
+ PORT_GPDO_RESET, /* GPDO 211 */\r
+ PORT_GPDO_RESET, /* GPDO 212 */\r
+ PORT_GPDO_RESET, /* GPDO 213 */\r
};\r
\r
const Port_ConfigType PortConfigData =\r
.padConfig = PortPadConfigData,\r
.outCnt = sizeof(PortOutConfigData),\r
.outConfig = PortOutConfigData,\r
-};
\ No newline at end of file
+};\r
\r
#define PORT_VERSION_INFO_API STD_OFF\r
#define PORT_DEV_ERROR_DETECT STD_ON\r
-#define PORT_PIN_DIRECTION_CHANGES_ALLOWED STD_OFF\r
-\r
-#define BIT0 (1<<15)\r
-#define BIT1 (1<<14)\r
-#define BIT2 (1<<13)\r
-#define BIT3 (1<<12)\r
-#define BIT4 (1<<11)\r
-#define BIT5 (1<<10)\r
-#define BIT6 (1<<9)\r
-#define BIT7 (1<<8)\r
-#define BIT8 (1<<7)\r
-#define BIT9 (1<<6)\r
-#define BIT10 (1<<5)\r
-#define BIT11 (1<<4)\r
-#define BIT12 (1<<3)\r
-#define BIT13 (1<<2)\r
-#define BIT14 (1<<1)\r
-#define BIT15 (1<<0)\r
-\r
-#define WPE_BIT BIT14\r
-#define WPS_BIT BIT15\r
-#define SRC0 BIT12\r
-#define SRC1 BIT13\r
-\r
-#define PULL_UP (WPE_BIT|WPS_BIT)\r
-#define PULL_DOWN (WPE_BIT)\r
-#define PULL_NONE 0\r
-#define SLEW_RATE_MIN 0\r
-#define SLEW_RATE_MED BIT13\r
-#define SLEW_RATE_MAX (BIT12|BIT13)\r
-#define HYS_ENABLE BIT11\r
-#define ODE_ENABLE BIT10\r
-#define IBE_ENABLE BIT7\r
-#define OBE_ENABLE BIT6\r
-#define IO (0)\r
-#define FUNC0 (0)\r
-#define FUNC1 (BIT5)\r
-#define FUNC2 (BIT4)\r
-#define FUNC3 (BIT4|BIT5)\r
-#define FUNC4 (BIT3)\r
-\r
-#define PCR_RESET (0)\r
-#define GPDO_RESET (0)\r
-\r
-#define GPDO_HIGH (1)\r
+#define PORT_SET_PIN_MODE_API STD_ON\r
+#define PORT_SET_PIN_DIRECTION_API STD_OFF\r
+\r
+#define PORT_BIT0 (1<<15)\r
+#define PORT_BIT1 (1<<14)\r
+#define PORT_BIT2 (1<<13)\r
+#define PORT_BIT3 (1<<12)\r
+#define PORT_BIT4 (1<<11)\r
+#define PORT_BIT5 (1<<10)\r
+#define PORT_BIT6 (1<<9)\r
+#define PORT_BIT7 (1<<8)\r
+#define PORT_BIT8 (1<<7)\r
+#define PORT_BIT9 (1<<6)\r
+#define PORT_BIT10 (1<<5)\r
+#define PORT_BIT11 (1<<4)\r
+#define PORT_BIT12 (1<<3)\r
+#define PORT_BIT13 (1<<2)\r
+#define PORT_BIT14 (1<<1)\r
+#define PORT_BIT15 (1<<0)\r
+\r
+#define PORT_WPE_BIT PORT_BIT14\r
+#define PORT_WPS_BIT PORT_BIT15\r
+#define PORT_SRC0 PORT_BIT12\r
+#define PORT_SRC1 PORT_BIT13\r
+\r
+#define PORT_PULL_UP (PORT_WPE_BIT|PORT_WPS_BIT)\r
+#define PORT_PULL_DOWN (PORT_WPE_BIT)\r
+#define PORT_PULL_NONE 0\r
+#define PORT_SLEW_RATE_MIN 0\r
+#define PORT_SLEW_RATE_MED PORT_BIT13\r
+#define PORT_SLEW_RATE_MAX (PORT_BIT12|PORT_BIT13)\r
+#define PORT_HYS_ENABLE PORT_BIT11\r
+#define PORT_ODE_ENABLE PORT_BIT10\r
+#define PORT_IBE_ENABLE PORT_BIT7\r
+#define PORT_OBE_ENABLE PORT_BIT6\r
+#define PORT_IO (0)\r
+#define PORT_FUNC0 (0)\r
+#define PORT_FUNC1 (PORT_BIT5)\r
+#define PORT_FUNC2 (PORT_BIT4)\r
+#define PORT_FUNC3 (PORT_BIT4|PORT_BIT5)\r
+#define PORT_FUNC4 (PORT_BIT3)\r
+\r
+#define PORT_PCR_RESET (0)\r
+#define PORT_GPDO_RESET (0)\r
+\r
+#define PORT_GPDO_HIGH (1)\r
\r
\r
typedef uint16 Port_PinType;\r
#include "stdlib.h"\r
\r
const uint16_t PortPadConfigData[] = {\r
- PCR_RESET, /* PCR 0 */\r
- PCR_RESET, /* PCR 1 */\r
- PCR_RESET, /* PCR 2 */\r
- PCR_RESET, /* PCR 3 */\r
- PCR_RESET, /* PCR 4 */\r
- PCR_RESET, /* PCR 5 */\r
- PCR_RESET, /* PCR 6 */\r
- PCR_RESET, /* PCR 7 */\r
- PCR_RESET, /* PCR 8 */\r
- PCR_RESET, /* PCR 9 */\r
- PCR_RESET, /* PCR 10 */\r
- PCR_RESET, /* PCR 11 */\r
- PCR_RESET, /* PCR 12 */\r
- PCR_RESET, /* PCR 13 */\r
- PCR_RESET, /* PCR 14 */\r
- PCR_RESET, /* PCR 15 */\r
- PCR_RESET, /* PCR 16 */\r
- PCR_RESET, /* PCR 17 */\r
- PCR_RESET, /* PCR 18 */\r
- PCR_RESET, /* PCR 19 */\r
- PCR_RESET, /* PCR 20 */\r
- PCR_RESET, /* PCR 21 */\r
- PCR_RESET, /* PCR 22 */\r
- PCR_RESET, /* PCR 23 */\r
- PCR_RESET, /* PCR 24 */\r
- PCR_RESET, /* PCR 25 */\r
- PCR_RESET, /* PCR 26 */\r
- PCR_RESET, /* PCR 27 */\r
- PCR_RESET, /* PCR 28 */\r
- PCR_RESET, /* PCR 29 */\r
- PCR_RESET, /* PCR 30 */\r
- PCR_RESET, /* PCR 31 */\r
- PCR_RESET, /* PCR 32 */\r
- PCR_RESET, /* PCR 33 */\r
- PCR_RESET, /* PCR 34 */\r
- PCR_RESET, /* PCR 35 */\r
- PCR_RESET, /* PCR 36 */\r
- PCR_RESET, /* PCR 37 */\r
- PCR_RESET, /* PCR 38 */\r
- PCR_RESET, /* PCR 39 */\r
- PCR_RESET, /* PCR 40 */\r
- PCR_RESET, /* PCR 41 */\r
- PCR_RESET, /* PCR 42 */\r
- PCR_RESET, /* PCR 43 */\r
- PCR_RESET, /* PCR 44 */\r
- ( FUNC1 | OBE_ENABLE | SLEW_RATE_MIN | PULL_NONE ), /* PCR 45 : PORT_PIN_MODE_PWM */\r
- PCR_RESET, /* PCR 46 */\r
- PCR_RESET, /* PCR 47 */\r
- ( FUNC1 | OBE_ENABLE | SLEW_RATE_MIN | PULL_NONE ), /* PCR 48 : PORT_PIN_MODE_CAN */\r
- ( FUNC1 | IBE_ENABLE | SLEW_RATE_MIN | PULL_NONE ), /* PCR 49 : PORT_PIN_MODE_CAN */\r
- PCR_RESET, /* PCR 50 */\r
- PCR_RESET, /* PCR 51 */\r
- PCR_RESET, /* PCR 52 */\r
- PCR_RESET, /* PCR 53 */\r
- PCR_RESET, /* PCR 54 */\r
- PCR_RESET, /* PCR 55 */\r
- PCR_RESET, /* PCR 56 */\r
- PCR_RESET, /* PCR 57 */\r
- PCR_RESET, /* PCR 58 */\r
- PCR_RESET, /* PCR 59 */\r
- PCR_RESET, /* PCR 60 */\r
- PCR_RESET, /* PCR 61 */\r
- PCR_RESET, /* PCR 62 */\r
- PCR_RESET, /* PCR 63 */\r
- PCR_RESET, /* PCR 64 */\r
- PCR_RESET, /* PCR 65 */\r
- PCR_RESET, /* PCR 66 */\r
- PCR_RESET, /* PCR 67 */\r
- PCR_RESET, /* PCR 68 */\r
- PCR_RESET, /* PCR 69 */\r
- PCR_RESET, /* PCR 70 */\r
- PCR_RESET, /* PCR 71 */\r
- PCR_RESET, /* PCR 72 */\r
- PCR_RESET, /* PCR 73 */\r
- PCR_RESET, /* PCR 74 */\r
- PCR_RESET, /* PCR 75 */\r
- PCR_RESET, /* PCR 76 */\r
- PCR_RESET, /* PCR 77 */\r
- PCR_RESET, /* PCR 78 */\r
- PCR_RESET, /* PCR 79 */\r
- PCR_RESET, /* PCR 80 */\r
- PCR_RESET, /* PCR 81 */\r
- PCR_RESET, /* PCR 82 */\r
- PCR_RESET, /* PCR 83 */\r
- PCR_RESET, /* PCR 84 */\r
- PCR_RESET, /* PCR 85 */\r
- PCR_RESET, /* PCR 86 */\r
- PCR_RESET, /* PCR 87 */\r
- PCR_RESET, /* PCR 88 */\r
- PCR_RESET, /* PCR 89 */\r
- PCR_RESET, /* PCR 90 */\r
- PCR_RESET, /* PCR 91 */\r
- PCR_RESET, /* PCR 92 */\r
- PCR_RESET, /* PCR 93 */\r
- PCR_RESET, /* PCR 94 */\r
- PCR_RESET, /* PCR 95 */\r
- PCR_RESET, /* PCR 96 */\r
- PCR_RESET, /* PCR 97 */\r
- PCR_RESET, /* PCR 98 */\r
- PCR_RESET, /* PCR 99 */\r
- PCR_RESET, /* PCR 100 */\r
- PCR_RESET, /* PCR 101 */\r
- PCR_RESET, /* PCR 102 */\r
- PCR_RESET, /* PCR 103 */\r
- PCR_RESET, /* PCR 104 */\r
- PCR_RESET, /* PCR 105 */\r
- PCR_RESET, /* PCR 106 */\r
- PCR_RESET, /* PCR 107 */\r
- PCR_RESET, /* PCR 108 */\r
- PCR_RESET, /* PCR 109 */\r
- PCR_RESET, /* PCR 110 */\r
- PCR_RESET, /* PCR 111 */\r
- PCR_RESET, /* PCR 112 */\r
- PCR_RESET, /* PCR 113 */\r
- PCR_RESET, /* PCR 114 */\r
- PCR_RESET, /* PCR 115 */\r
- PCR_RESET, /* PCR 116 */\r
- PCR_RESET, /* PCR 117 */\r
- PCR_RESET, /* PCR 118 */\r
- PCR_RESET, /* PCR 119 */\r
- PCR_RESET, /* PCR 120 */\r
- PCR_RESET, /* PCR 121 */\r
- PCR_RESET, /* PCR 122 */\r
- PCR_RESET, /* PCR 123 */\r
- PCR_RESET, /* PCR 124 */\r
- PCR_RESET, /* PCR 125 */\r
- PCR_RESET, /* PCR 126 */\r
- PCR_RESET, /* PCR 127 */\r
- PCR_RESET, /* PCR 128 */\r
- PCR_RESET, /* PCR 129 */\r
- PCR_RESET, /* PCR 130 */\r
- PCR_RESET, /* PCR 131 */\r
- PCR_RESET, /* PCR 132 */\r
- PCR_RESET, /* PCR 133 */\r
- PCR_RESET, /* PCR 134 */\r
- PCR_RESET, /* PCR 135 */\r
- PCR_RESET, /* PCR 136 */\r
- PCR_RESET, /* PCR 137 */\r
- PCR_RESET, /* PCR 138 */\r
- PCR_RESET, /* PCR 139 */\r
- PCR_RESET, /* PCR 140 */\r
- PCR_RESET, /* PCR 141 */\r
- PCR_RESET, /* PCR 142 */\r
- PCR_RESET, /* PCR 143 */\r
- PCR_RESET, /* PCR 144 */\r
+ PORT_PCR_RESET, /* PCR 0 */\r
+ PORT_PCR_RESET, /* PCR 1 */\r
+ PORT_PCR_RESET, /* PCR 2 */\r
+ PORT_PCR_RESET, /* PCR 3 */\r
+ PORT_PCR_RESET, /* PCR 4 */\r
+ PORT_PCR_RESET, /* PCR 5 */\r
+ PORT_PCR_RESET, /* PCR 6 */\r
+ PORT_PCR_RESET, /* PCR 7 */\r
+ PORT_PCR_RESET, /* PCR 8 */\r
+ PORT_PCR_RESET, /* PCR 9 */\r
+ PORT_PCR_RESET, /* PCR 10 */\r
+ PORT_PCR_RESET, /* PCR 11 */\r
+ PORT_PCR_RESET, /* PCR 12 */\r
+ PORT_PCR_RESET, /* PCR 13 */\r
+ PORT_PCR_RESET, /* PCR 14 */\r
+ PORT_PCR_RESET, /* PCR 15 */\r
+ PORT_PCR_RESET, /* PCR 16 */\r
+ PORT_PCR_RESET, /* PCR 17 */\r
+ PORT_PCR_RESET, /* PCR 18 */\r
+ PORT_PCR_RESET, /* PCR 19 */\r
+ PORT_PCR_RESET, /* PCR 20 */\r
+ PORT_PCR_RESET, /* PCR 21 */\r
+ PORT_PCR_RESET, /* PCR 22 */\r
+ PORT_PCR_RESET, /* PCR 23 */\r
+ PORT_PCR_RESET, /* PCR 24 */\r
+ PORT_PCR_RESET, /* PCR 25 */\r
+ PORT_PCR_RESET, /* PCR 26 */\r
+ PORT_PCR_RESET, /* PCR 27 */\r
+ PORT_PCR_RESET, /* PCR 28 */\r
+ PORT_PCR_RESET, /* PCR 29 */\r
+ PORT_PCR_RESET, /* PCR 30 */\r
+ PORT_PCR_RESET, /* PCR 31 */\r
+ PORT_PCR_RESET, /* PCR 32 */\r
+ PORT_PCR_RESET, /* PCR 33 */\r
+ PORT_PCR_RESET, /* PCR 34 */\r
+ PORT_PCR_RESET, /* PCR 35 */\r
+ PORT_PCR_RESET, /* PCR 36 */\r
+ PORT_PCR_RESET, /* PCR 37 */\r
+ PORT_PCR_RESET, /* PCR 38 */\r
+ PORT_PCR_RESET, /* PCR 39 */\r
+ PORT_PCR_RESET, /* PCR 40 */\r
+ PORT_PCR_RESET, /* PCR 41 */\r
+ PORT_PCR_RESET, /* PCR 42 */\r
+ PORT_PCR_RESET, /* PCR 43 */\r
+ PORT_PCR_RESET, /* PCR 44 */\r
+ ( PORT_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MIN | PORT_PULL_NONE ), /* PCR 45 : PORT_PIN_MODE_PWM */\r
+ PORT_PCR_RESET, /* PCR 46 */\r
+ PORT_PCR_RESET, /* PCR 47 */\r
+ ( PORT_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MIN | PORT_PULL_NONE ), /* PCR 48 : PORT_PIN_MODE_CAN */\r
+ ( PORT_FUNC1 | PORT_IBE_ENABLE | PORT_SLEW_RATE_MIN | PORT_PULL_NONE ), /* PCR 49 : PORT_PIN_MODE_CAN */\r
+ PORT_PCR_RESET, /* PCR 50 */\r
+ PORT_PCR_RESET, /* PCR 51 */\r
+ PORT_PCR_RESET, /* PCR 52 */\r
+ PORT_PCR_RESET, /* PCR 53 */\r
+ PORT_PCR_RESET, /* PCR 54 */\r
+ PORT_PCR_RESET, /* PCR 55 */\r
+ PORT_PCR_RESET, /* PCR 56 */\r
+ PORT_PCR_RESET, /* PCR 57 */\r
+ PORT_PCR_RESET, /* PCR 58 */\r
+ PORT_PCR_RESET, /* PCR 59 */\r
+ PORT_PCR_RESET, /* PCR 60 */\r
+ PORT_PCR_RESET, /* PCR 61 */\r
+ PORT_PCR_RESET, /* PCR 62 */\r
+ PORT_PCR_RESET, /* PCR 63 */\r
+ PORT_PCR_RESET, /* PCR 64 */\r
+ PORT_PCR_RESET, /* PCR 65 */\r
+ PORT_PCR_RESET, /* PCR 66 */\r
+ PORT_PCR_RESET, /* PCR 67 */\r
+ PORT_PCR_RESET, /* PCR 68 */\r
+ PORT_PCR_RESET, /* PCR 69 */\r
+ PORT_PCR_RESET, /* PCR 70 */\r
+ PORT_PCR_RESET, /* PCR 71 */\r
+ PORT_PCR_RESET, /* PCR 72 */\r
+ PORT_PCR_RESET, /* PCR 73 */\r
+ PORT_PCR_RESET, /* PCR 74 */\r
+ PORT_PCR_RESET, /* PCR 75 */\r
+ PORT_PCR_RESET, /* PCR 76 */\r
+ PORT_PCR_RESET, /* PCR 77 */\r
+ PORT_PCR_RESET, /* PCR 78 */\r
+ PORT_PCR_RESET, /* PCR 79 */\r
+ PORT_PCR_RESET, /* PCR 80 */\r
+ PORT_PCR_RESET, /* PCR 81 */\r
+ PORT_PCR_RESET, /* PCR 82 */\r
+ PORT_PCR_RESET, /* PCR 83 */\r
+ PORT_PCR_RESET, /* PCR 84 */\r
+ PORT_PCR_RESET, /* PCR 85 */\r
+ PORT_PCR_RESET, /* PCR 86 */\r
+ PORT_PCR_RESET, /* PCR 87 */\r
+ PORT_PCR_RESET, /* PCR 88 */\r
+ PORT_PCR_RESET, /* PCR 89 */\r
+ PORT_PCR_RESET, /* PCR 90 */\r
+ PORT_PCR_RESET, /* PCR 91 */\r
+ PORT_PCR_RESET, /* PCR 92 */\r
+ PORT_PCR_RESET, /* PCR 93 */\r
+ PORT_PCR_RESET, /* PCR 94 */\r
+ PORT_PCR_RESET, /* PCR 95 */\r
+ PORT_PCR_RESET, /* PCR 96 */\r
+ PORT_PCR_RESET, /* PCR 97 */\r
+ PORT_PCR_RESET, /* PCR 98 */\r
+ PORT_PCR_RESET, /* PCR 99 */\r
+ PORT_PCR_RESET, /* PCR 100 */\r
+ PORT_PCR_RESET, /* PCR 101 */\r
+ PORT_PCR_RESET, /* PCR 102 */\r
+ PORT_PCR_RESET, /* PCR 103 */\r
+ PORT_PCR_RESET, /* PCR 104 */\r
+ PORT_PCR_RESET, /* PCR 105 */\r
+ PORT_PCR_RESET, /* PCR 106 */\r
+ PORT_PCR_RESET, /* PCR 107 */\r
+ PORT_PCR_RESET, /* PCR 108 */\r
+ PORT_PCR_RESET, /* PCR 109 */\r
+ PORT_PCR_RESET, /* PCR 110 */\r
+ PORT_PCR_RESET, /* PCR 111 */\r
+ PORT_PCR_RESET, /* PCR 112 */\r
+ PORT_PCR_RESET, /* PCR 113 */\r
+ PORT_PCR_RESET, /* PCR 114 */\r
+ PORT_PCR_RESET, /* PCR 115 */\r
+ PORT_PCR_RESET, /* PCR 116 */\r
+ PORT_PCR_RESET, /* PCR 117 */\r
+ PORT_PCR_RESET, /* PCR 118 */\r
+ PORT_PCR_RESET, /* PCR 119 */\r
+ PORT_PCR_RESET, /* PCR 120 */\r
+ PORT_PCR_RESET, /* PCR 121 */\r
+ PORT_PCR_RESET, /* PCR 122 */\r
+ PORT_PCR_RESET, /* PCR 123 */\r
+ PORT_PCR_RESET, /* PCR 124 */\r
+ PORT_PCR_RESET, /* PCR 125 */\r
+ PORT_PCR_RESET, /* PCR 126 */\r
+ PORT_PCR_RESET, /* PCR 127 */\r
+ PORT_PCR_RESET, /* PCR 128 */\r
+ PORT_PCR_RESET, /* PCR 129 */\r
+ PORT_PCR_RESET, /* PCR 130 */\r
+ PORT_PCR_RESET, /* PCR 131 */\r
+ PORT_PCR_RESET, /* PCR 132 */\r
+ PORT_PCR_RESET, /* PCR 133 */\r
+ PORT_PCR_RESET, /* PCR 134 */\r
+ PORT_PCR_RESET, /* PCR 135 */\r
+ PORT_PCR_RESET, /* PCR 136 */\r
+ PORT_PCR_RESET, /* PCR 137 */\r
+ PORT_PCR_RESET, /* PCR 138 */\r
+ PORT_PCR_RESET, /* PCR 139 */\r
+ PORT_PCR_RESET, /* PCR 140 */\r
+ PORT_PCR_RESET, /* PCR 141 */\r
+ PORT_PCR_RESET, /* PCR 142 */\r
+ PORT_PCR_RESET, /* PCR 143 */\r
+ PORT_PCR_RESET, /* PCR 144 */\r
};\r
\r
const uint8_t PortOutConfigData[] = {\r
- GPDO_RESET, /* GPDO 0 */\r
- GPDO_RESET, /* GPDO 1 */\r
- GPDO_RESET, /* GPDO 2 */\r
- GPDO_RESET, /* GPDO 3 */\r
- GPDO_RESET, /* GPDO 4 */\r
- GPDO_RESET, /* GPDO 5 */\r
- GPDO_RESET, /* GPDO 6 */\r
- GPDO_RESET, /* GPDO 7 */\r
- GPDO_RESET, /* GPDO 8 */\r
- GPDO_RESET, /* GPDO 9 */\r
- GPDO_RESET, /* GPDO 10 */\r
- GPDO_RESET, /* GPDO 11 */\r
- GPDO_RESET, /* GPDO 12 */\r
- GPDO_RESET, /* GPDO 13 */\r
- GPDO_RESET, /* GPDO 14 */\r
- GPDO_RESET, /* GPDO 15 */\r
- GPDO_RESET, /* GPDO 16 */\r
- GPDO_RESET, /* GPDO 17 */\r
- GPDO_RESET, /* GPDO 18 */\r
- GPDO_RESET, /* GPDO 19 */\r
- GPDO_RESET, /* GPDO 20 */\r
- GPDO_RESET, /* GPDO 21 */\r
- GPDO_RESET, /* GPDO 22 */\r
- GPDO_RESET, /* GPDO 23 */\r
- GPDO_RESET, /* GPDO 24 */\r
- GPDO_RESET, /* GPDO 25 */\r
- GPDO_RESET, /* GPDO 26 */\r
- GPDO_RESET, /* GPDO 27 */\r
- GPDO_RESET, /* GPDO 28 */\r
- GPDO_RESET, /* GPDO 29 */\r
- GPDO_RESET, /* GPDO 30 */\r
- GPDO_RESET, /* GPDO 31 */\r
- GPDO_RESET, /* GPDO 32 */\r
- GPDO_RESET, /* GPDO 33 */\r
- GPDO_RESET, /* GPDO 34 */\r
- GPDO_RESET, /* GPDO 35 */\r
- GPDO_RESET, /* GPDO 36 */\r
- GPDO_RESET, /* GPDO 37 */\r
- GPDO_RESET, /* GPDO 38 */\r
- GPDO_RESET, /* GPDO 39 */\r
- GPDO_RESET, /* GPDO 40 */\r
- GPDO_RESET, /* GPDO 41 */\r
- GPDO_RESET, /* GPDO 42 */\r
- GPDO_RESET, /* GPDO 43 */\r
- GPDO_RESET, /* GPDO 44 */\r
- GPDO_RESET, /* GPDO 45 */\r
- GPDO_RESET, /* GPDO 46 */\r
- GPDO_RESET, /* GPDO 47 */\r
- GPDO_RESET, /* GPDO 48 */\r
- GPDO_RESET, /* GPDO 49 */\r
- GPDO_RESET, /* GPDO 50 */\r
- GPDO_RESET, /* GPDO 51 */\r
- GPDO_RESET, /* GPDO 52 */\r
- GPDO_RESET, /* GPDO 53 */\r
- GPDO_RESET, /* GPDO 54 */\r
- GPDO_RESET, /* GPDO 55 */\r
- GPDO_RESET, /* GPDO 56 */\r
- GPDO_RESET, /* GPDO 57 */\r
- GPDO_RESET, /* GPDO 58 */\r
- GPDO_RESET, /* GPDO 59 */\r
- GPDO_RESET, /* GPDO 60 */\r
- GPDO_RESET, /* GPDO 61 */\r
- GPDO_RESET, /* GPDO 62 */\r
- GPDO_RESET, /* GPDO 63 */\r
- GPDO_RESET, /* GPDO 64 */\r
- GPDO_RESET, /* GPDO 65 */\r
- GPDO_RESET, /* GPDO 66 */\r
- GPDO_RESET, /* GPDO 67 */\r
- GPDO_RESET, /* GPDO 68 */\r
- GPDO_RESET, /* GPDO 69 */\r
- GPDO_RESET, /* GPDO 70 */\r
- GPDO_RESET, /* GPDO 71 */\r
- GPDO_RESET, /* GPDO 72 */\r
- GPDO_RESET, /* GPDO 73 */\r
- GPDO_RESET, /* GPDO 74 */\r
- GPDO_RESET, /* GPDO 75 */\r
- GPDO_RESET, /* GPDO 76 */\r
- GPDO_RESET, /* GPDO 77 */\r
- GPDO_RESET, /* GPDO 78 */\r
- GPDO_RESET, /* GPDO 79 */\r
- GPDO_RESET, /* GPDO 80 */\r
- GPDO_RESET, /* GPDO 81 */\r
- GPDO_RESET, /* GPDO 82 */\r
- GPDO_RESET, /* GPDO 83 */\r
- GPDO_RESET, /* GPDO 84 */\r
- GPDO_RESET, /* GPDO 85 */\r
- GPDO_RESET, /* GPDO 86 */\r
- GPDO_RESET, /* GPDO 87 */\r
- GPDO_RESET, /* GPDO 88 */\r
- GPDO_RESET, /* GPDO 89 */\r
- GPDO_RESET, /* GPDO 90 */\r
- GPDO_RESET, /* GPDO 91 */\r
- GPDO_RESET, /* GPDO 92 */\r
- GPDO_RESET, /* GPDO 93 */\r
- GPDO_RESET, /* GPDO 94 */\r
- GPDO_RESET, /* GPDO 95 */\r
- GPDO_RESET, /* GPDO 96 */\r
- GPDO_RESET, /* GPDO 97 */\r
- GPDO_RESET, /* GPDO 98 */\r
- GPDO_RESET, /* GPDO 99 */\r
- GPDO_RESET, /* GPDO 100 */\r
- GPDO_RESET, /* GPDO 101 */\r
- GPDO_RESET, /* GPDO 102 */\r
- GPDO_RESET, /* GPDO 103 */\r
- GPDO_RESET, /* GPDO 104 */\r
- GPDO_RESET, /* GPDO 105 */\r
- GPDO_RESET, /* GPDO 106 */\r
- GPDO_RESET, /* GPDO 107 */\r
- GPDO_RESET, /* GPDO 108 */\r
- GPDO_RESET, /* GPDO 109 */\r
- GPDO_RESET, /* GPDO 110 */\r
- GPDO_RESET, /* GPDO 111 */\r
- GPDO_RESET, /* GPDO 112 */\r
- GPDO_RESET, /* GPDO 113 */\r
- GPDO_RESET, /* GPDO 114 */\r
- GPDO_RESET, /* GPDO 115 */\r
- GPDO_RESET, /* GPDO 116 */\r
- GPDO_RESET, /* GPDO 117 */\r
- GPDO_RESET, /* GPDO 118 */\r
- GPDO_RESET, /* GPDO 119 */\r
- GPDO_RESET, /* GPDO 120 */\r
- GPDO_RESET, /* GPDO 121 */\r
- GPDO_RESET, /* GPDO 122 */\r
- GPDO_RESET, /* GPDO 123 */\r
- GPDO_RESET, /* GPDO 124 */\r
- GPDO_RESET, /* GPDO 125 */\r
- GPDO_RESET, /* GPDO 126 */\r
- GPDO_RESET, /* GPDO 127 */\r
- GPDO_RESET, /* GPDO 128 */\r
- GPDO_RESET, /* GPDO 129 */\r
- GPDO_RESET, /* GPDO 130 */\r
- GPDO_RESET, /* GPDO 131 */\r
- GPDO_RESET, /* GPDO 132 */\r
- GPDO_RESET, /* GPDO 133 */\r
- GPDO_RESET, /* GPDO 134 */\r
- GPDO_RESET, /* GPDO 135 */\r
- GPDO_RESET, /* GPDO 136 */\r
- GPDO_RESET, /* GPDO 137 */\r
- GPDO_RESET, /* GPDO 138 */\r
- GPDO_RESET, /* GPDO 139 */\r
- GPDO_RESET, /* GPDO 140 */\r
- GPDO_RESET, /* GPDO 141 */\r
- GPDO_RESET, /* GPDO 142 */\r
+ PORT_GPDO_RESET, /* GPDO 0 */\r
+ PORT_GPDO_RESET, /* GPDO 1 */\r
+ PORT_GPDO_RESET, /* GPDO 2 */\r
+ PORT_GPDO_RESET, /* GPDO 3 */\r
+ PORT_GPDO_RESET, /* GPDO 4 */\r
+ PORT_GPDO_RESET, /* GPDO 5 */\r
+ PORT_GPDO_RESET, /* GPDO 6 */\r
+ PORT_GPDO_RESET, /* GPDO 7 */\r
+ PORT_GPDO_RESET, /* GPDO 8 */\r
+ PORT_GPDO_RESET, /* GPDO 9 */\r
+ PORT_GPDO_RESET, /* GPDO 10 */\r
+ PORT_GPDO_RESET, /* GPDO 11 */\r
+ PORT_GPDO_RESET, /* GPDO 12 */\r
+ PORT_GPDO_RESET, /* GPDO 13 */\r
+ PORT_GPDO_RESET, /* GPDO 14 */\r
+ PORT_GPDO_RESET, /* GPDO 15 */\r
+ PORT_GPDO_RESET, /* GPDO 16 */\r
+ PORT_GPDO_RESET, /* GPDO 17 */\r
+ PORT_GPDO_RESET, /* GPDO 18 */\r
+ PORT_GPDO_RESET, /* GPDO 19 */\r
+ PORT_GPDO_RESET, /* GPDO 20 */\r
+ PORT_GPDO_RESET, /* GPDO 21 */\r
+ PORT_GPDO_RESET, /* GPDO 22 */\r
+ PORT_GPDO_RESET, /* GPDO 23 */\r
+ PORT_GPDO_RESET, /* GPDO 24 */\r
+ PORT_GPDO_RESET, /* GPDO 25 */\r
+ PORT_GPDO_RESET, /* GPDO 26 */\r
+ PORT_GPDO_RESET, /* GPDO 27 */\r
+ PORT_GPDO_RESET, /* GPDO 28 */\r
+ PORT_GPDO_RESET, /* GPDO 29 */\r
+ PORT_GPDO_RESET, /* GPDO 30 */\r
+ PORT_GPDO_RESET, /* GPDO 31 */\r
+ PORT_GPDO_RESET, /* GPDO 32 */\r
+ PORT_GPDO_RESET, /* GPDO 33 */\r
+ PORT_GPDO_RESET, /* GPDO 34 */\r
+ PORT_GPDO_RESET, /* GPDO 35 */\r
+ PORT_GPDO_RESET, /* GPDO 36 */\r
+ PORT_GPDO_RESET, /* GPDO 37 */\r
+ PORT_GPDO_RESET, /* GPDO 38 */\r
+ PORT_GPDO_RESET, /* GPDO 39 */\r
+ PORT_GPDO_RESET, /* GPDO 40 */\r
+ PORT_GPDO_RESET, /* GPDO 41 */\r
+ PORT_GPDO_RESET, /* GPDO 42 */\r
+ PORT_GPDO_RESET, /* GPDO 43 */\r
+ PORT_GPDO_RESET, /* GPDO 44 */\r
+ PORT_GPDO_RESET, /* GPDO 45 */\r
+ PORT_GPDO_RESET, /* GPDO 46 */\r
+ PORT_GPDO_RESET, /* GPDO 47 */\r
+ PORT_GPDO_RESET, /* GPDO 48 */\r
+ PORT_GPDO_RESET, /* GPDO 49 */\r
+ PORT_GPDO_RESET, /* GPDO 50 */\r
+ PORT_GPDO_RESET, /* GPDO 51 */\r
+ PORT_GPDO_RESET, /* GPDO 52 */\r
+ PORT_GPDO_RESET, /* GPDO 53 */\r
+ PORT_GPDO_RESET, /* GPDO 54 */\r
+ PORT_GPDO_RESET, /* GPDO 55 */\r
+ PORT_GPDO_RESET, /* GPDO 56 */\r
+ PORT_GPDO_RESET, /* GPDO 57 */\r
+ PORT_GPDO_RESET, /* GPDO 58 */\r
+ PORT_GPDO_RESET, /* GPDO 59 */\r
+ PORT_GPDO_RESET, /* GPDO 60 */\r
+ PORT_GPDO_RESET, /* GPDO 61 */\r
+ PORT_GPDO_RESET, /* GPDO 62 */\r
+ PORT_GPDO_RESET, /* GPDO 63 */\r
+ PORT_GPDO_RESET, /* GPDO 64 */\r
+ PORT_GPDO_RESET, /* GPDO 65 */\r
+ PORT_GPDO_RESET, /* GPDO 66 */\r
+ PORT_GPDO_RESET, /* GPDO 67 */\r
+ PORT_GPDO_RESET, /* GPDO 68 */\r
+ PORT_GPDO_RESET, /* GPDO 69 */\r
+ PORT_GPDO_RESET, /* GPDO 70 */\r
+ PORT_GPDO_RESET, /* GPDO 71 */\r
+ PORT_GPDO_RESET, /* GPDO 72 */\r
+ PORT_GPDO_RESET, /* GPDO 73 */\r
+ PORT_GPDO_RESET, /* GPDO 74 */\r
+ PORT_GPDO_RESET, /* GPDO 75 */\r
+ PORT_GPDO_RESET, /* GPDO 76 */\r
+ PORT_GPDO_RESET, /* GPDO 77 */\r
+ PORT_GPDO_RESET, /* GPDO 78 */\r
+ PORT_GPDO_RESET, /* GPDO 79 */\r
+ PORT_GPDO_RESET, /* GPDO 80 */\r
+ PORT_GPDO_RESET, /* GPDO 81 */\r
+ PORT_GPDO_RESET, /* GPDO 82 */\r
+ PORT_GPDO_RESET, /* GPDO 83 */\r
+ PORT_GPDO_RESET, /* GPDO 84 */\r
+ PORT_GPDO_RESET, /* GPDO 85 */\r
+ PORT_GPDO_RESET, /* GPDO 86 */\r
+ PORT_GPDO_RESET, /* GPDO 87 */\r
+ PORT_GPDO_RESET, /* GPDO 88 */\r
+ PORT_GPDO_RESET, /* GPDO 89 */\r
+ PORT_GPDO_RESET, /* GPDO 90 */\r
+ PORT_GPDO_RESET, /* GPDO 91 */\r
+ PORT_GPDO_RESET, /* GPDO 92 */\r
+ PORT_GPDO_RESET, /* GPDO 93 */\r
+ PORT_GPDO_RESET, /* GPDO 94 */\r
+ PORT_GPDO_RESET, /* GPDO 95 */\r
+ PORT_GPDO_RESET, /* GPDO 96 */\r
+ PORT_GPDO_RESET, /* GPDO 97 */\r
+ PORT_GPDO_RESET, /* GPDO 98 */\r
+ PORT_GPDO_RESET, /* GPDO 99 */\r
+ PORT_GPDO_RESET, /* GPDO 100 */\r
+ PORT_GPDO_RESET, /* GPDO 101 */\r
+ PORT_GPDO_RESET, /* GPDO 102 */\r
+ PORT_GPDO_RESET, /* GPDO 103 */\r
+ PORT_GPDO_RESET, /* GPDO 104 */\r
+ PORT_GPDO_RESET, /* GPDO 105 */\r
+ PORT_GPDO_RESET, /* GPDO 106 */\r
+ PORT_GPDO_RESET, /* GPDO 107 */\r
+ PORT_GPDO_RESET, /* GPDO 108 */\r
+ PORT_GPDO_RESET, /* GPDO 109 */\r
+ PORT_GPDO_RESET, /* GPDO 110 */\r
+ PORT_GPDO_RESET, /* GPDO 111 */\r
+ PORT_GPDO_RESET, /* GPDO 112 */\r
+ PORT_GPDO_RESET, /* GPDO 113 */\r
+ PORT_GPDO_RESET, /* GPDO 114 */\r
+ PORT_GPDO_RESET, /* GPDO 115 */\r
+ PORT_GPDO_RESET, /* GPDO 116 */\r
+ PORT_GPDO_RESET, /* GPDO 117 */\r
+ PORT_GPDO_RESET, /* GPDO 118 */\r
+ PORT_GPDO_RESET, /* GPDO 119 */\r
+ PORT_GPDO_RESET, /* GPDO 120 */\r
+ PORT_GPDO_RESET, /* GPDO 121 */\r
+ PORT_GPDO_RESET, /* GPDO 122 */\r
+ PORT_GPDO_RESET, /* GPDO 123 */\r
+ PORT_GPDO_RESET, /* GPDO 124 */\r
+ PORT_GPDO_RESET, /* GPDO 125 */\r
+ PORT_GPDO_RESET, /* GPDO 126 */\r
+ PORT_GPDO_RESET, /* GPDO 127 */\r
+ PORT_GPDO_RESET, /* GPDO 128 */\r
+ PORT_GPDO_RESET, /* GPDO 129 */\r
+ PORT_GPDO_RESET, /* GPDO 130 */\r
+ PORT_GPDO_RESET, /* GPDO 131 */\r
+ PORT_GPDO_RESET, /* GPDO 132 */\r
+ PORT_GPDO_RESET, /* GPDO 133 */\r
+ PORT_GPDO_RESET, /* GPDO 134 */\r
+ PORT_GPDO_RESET, /* GPDO 135 */\r
+ PORT_GPDO_RESET, /* GPDO 136 */\r
+ PORT_GPDO_RESET, /* GPDO 137 */\r
+ PORT_GPDO_RESET, /* GPDO 138 */\r
+ PORT_GPDO_RESET, /* GPDO 139 */\r
+ PORT_GPDO_RESET, /* GPDO 140 */\r
+ PORT_GPDO_RESET, /* GPDO 141 */\r
+ PORT_GPDO_RESET, /* GPDO 142 */\r
};\r
\r
const Port_ConfigType PortConfigData =\r
\r
#define PORT_VERSION_INFO_API STD_OFF\r
#define PORT_DEV_ERROR_DETECT STD_OFF\r
-#define PORT_PIN_DIRECTION_CHANGES_ALLOWED STD_OFF\r
-\r
-#define BIT0 (1<<15)\r
-#define BIT1 (1<<14)\r
-#define BIT2 (1<<13)\r
-#define BIT3 (1<<12)\r
-#define BIT4 (1<<11)\r
-#define BIT5 (1<<10)\r
-#define BIT6 (1<<9)\r
-#define BIT7 (1<<8)\r
-#define BIT8 (1<<7)\r
-#define BIT9 (1<<6)\r
-#define BIT10 (1<<5)\r
-#define BIT11 (1<<4)\r
-#define BIT12 (1<<3)\r
-#define BIT13 (1<<2)\r
-#define BIT14 (1<<1)\r
-#define BIT15 (1<<0)\r
-\r
-#define WPE_BIT BIT14\r
-#define WPS_BIT BIT15\r
-#define SRC0 BIT12\r
-#define SRC1 BIT13\r
-\r
-#define PULL_UP (WPE_BIT|WPS_BIT)\r
-#define PULL_DOWN (WPE_BIT)\r
-#define PULL_NONE 0\r
-#define SLEW_RATE_MIN 0\r
-#define SLEW_RATE_MED BIT13\r
-#define SLEW_RATE_MAX (BIT12|BIT13)\r
-#define HYS_ENABLE BIT11\r
-#define ODE_ENABLE BIT10\r
-#define IBE_ENABLE BIT7\r
-#define OBE_ENABLE BIT6\r
-#define IO (0)\r
-#define FUNC0 (0)\r
-#define FUNC1 (BIT5)\r
-#define FUNC2 (BIT4)\r
-#define FUNC3 (BIT4|BIT5)\r
-#define FUNC4 (BIT3)\r
-\r
-#define PCR_RESET (0)\r
-#define GPDO_RESET (0)\r
-\r
-#define GPDO_HIGH (1)\r
+#define PORT_SET_PIN_MODE_API STD_ON\r
+#define PORT_SET_PIN_DIRECTION_API STD_OFF\r
+\r
+#define PORT_BIT0 (1<<15)\r
+#define PORT_BIT1 (1<<14)\r
+#define PORT_BIT2 (1<<13)\r
+#define PORT_BIT3 (1<<12)\r
+#define PORT_BIT4 (1<<11)\r
+#define PORT_BIT5 (1<<10)\r
+#define PORT_BIT6 (1<<9)\r
+#define PORT_BIT7 (1<<8)\r
+#define PORT_BIT8 (1<<7)\r
+#define PORT_BIT9 (1<<6)\r
+#define PORT_BIT10 (1<<5)\r
+#define PORT_BIT11 (1<<4)\r
+#define PORT_BIT12 (1<<3)\r
+#define PORT_BIT13 (1<<2)\r
+#define PORT_BIT14 (1<<1)\r
+#define PORT_BIT15 (1<<0)\r
+\r
+#define PORT_WPE_BIT PORT_BIT14\r
+#define PORT_WPS_BIT PORT_BIT15\r
+#define PORT_SRC0 PORT_BIT12\r
+#define PORT_SRC1 PORT_BIT13\r
+\r
+#define PORT_PULL_UP (PORT_WPE_BIT|PORT_WPS_BIT)\r
+#define PORT_PULL_DOWN (PORT_WPE_BIT)\r
+#define PORT_PULL_NONE 0\r
+#define PORT_SLEW_RATE_MIN 0\r
+#define PORT_SLEW_RATE_MED PORT_BIT13\r
+#define PORT_SLEW_RATE_MAX (PORT_BIT12|PORT_BIT13)\r
+#define PORT_HYS_ENABLE PORT_BIT11\r
+#define PORT_ODE_ENABLE PORT_BIT10\r
+#define PORT_IBE_ENABLE PORT_BIT7\r
+#define PORT_OBE_ENABLE PORT_BIT6\r
+#define PORT_IO (0)\r
+#define PORT_FUNC0 (0)\r
+#define PORT_FUNC1 (PORT_BIT5)\r
+#define PORT_FUNC2 (PORT_BIT4)\r
+#define PORT_FUNC3 (PORT_BIT4|PORT_BIT5)\r
+#define PORT_FUNC4 (PORT_BIT3)\r
+\r
+#define PORT_PCR_RESET (0)\r
+#define PORT_GPDO_RESET (0)\r
+\r
+#define PORT_GPDO_HIGH (1)\r
\r
\r
typedef uint16 Port_PinType;\r
#include "stdlib.h"\r
\r
const uint16_t PortPadConfigData[] = {\r
- PCR_RESET, /* PCR 0 */\r
- PCR_RESET, /* PCR 1 */\r
- PCR_RESET, /* PCR 2 */\r
- PCR_RESET, /* PCR 3 */\r
- PCR_RESET, /* PCR 4 */\r
- PCR_RESET, /* PCR 5 */\r
- PCR_RESET, /* PCR 6 */\r
- PCR_RESET, /* PCR 7 */\r
- PCR_RESET, /* PCR 8 */\r
- PCR_RESET, /* PCR 9 */\r
- PCR_RESET, /* PCR 10 */\r
- PCR_RESET, /* PCR 11 */\r
- PCR_RESET, /* PCR 12 */\r
- PCR_RESET, /* PCR 13 */\r
- PCR_RESET, /* PCR 14 */\r
- PCR_RESET, /* PCR 15 */\r
- PCR_RESET, /* PCR 16 */\r
- PCR_RESET, /* PCR 17 */\r
- PCR_RESET, /* PCR 18 */\r
- PCR_RESET, /* PCR 19 */\r
- PCR_RESET, /* PCR 20 */\r
- PCR_RESET, /* PCR 21 */\r
- PCR_RESET, /* PCR 22 */\r
- PCR_RESET, /* PCR 23 */\r
- PCR_RESET, /* PCR 24 */\r
- PCR_RESET, /* PCR 25 */\r
- PCR_RESET, /* PCR 26 */\r
- PCR_RESET, /* PCR 27 */\r
- PCR_RESET, /* PCR 28 */\r
- PCR_RESET, /* PCR 29 */\r
- PCR_RESET, /* PCR 30 */\r
- PCR_RESET, /* PCR 31 */\r
- PCR_RESET, /* PCR 32 */\r
- PCR_RESET, /* PCR 33 */\r
- PCR_RESET, /* PCR 34 */\r
- PCR_RESET, /* PCR 35 */\r
- PCR_RESET, /* PCR 36 */\r
- PCR_RESET, /* PCR 37 */\r
- PCR_RESET, /* PCR 38 */\r
- PCR_RESET, /* PCR 39 */\r
- PCR_RESET, /* PCR 40 */\r
- PCR_RESET, /* PCR 41 */\r
- PCR_RESET, /* PCR 42 */\r
- PCR_RESET, /* PCR 43 */\r
- PCR_RESET, /* PCR 44 */\r
- PCR_RESET, /* PCR 45 */\r
- PCR_RESET, /* PCR 46 */\r
- PCR_RESET, /* PCR 47 */\r
- ( FUNC1 | OBE_ENABLE | SLEW_RATE_MIN | PULL_NONE ), /* PCR 48 : PORT_PIN_MODE_CAN */\r
- ( FUNC1 | IBE_ENABLE | SLEW_RATE_MIN | PULL_NONE ), /* PCR 49 : PORT_PIN_MODE_CAN */\r
- PCR_RESET, /* PCR 50 */\r
- PCR_RESET, /* PCR 51 */\r
- PCR_RESET, /* PCR 52 */\r
- PCR_RESET, /* PCR 53 */\r
- PCR_RESET, /* PCR 54 */\r
- PCR_RESET, /* PCR 55 */\r
- PCR_RESET, /* PCR 56 */\r
- PCR_RESET, /* PCR 57 */\r
- PCR_RESET, /* PCR 58 */\r
- PCR_RESET, /* PCR 59 */\r
- PCR_RESET, /* PCR 60 */\r
- PCR_RESET, /* PCR 61 */\r
- PCR_RESET, /* PCR 62 */\r
- PCR_RESET, /* PCR 63 */\r
- PCR_RESET, /* PCR 64 */\r
- PCR_RESET, /* PCR 65 */\r
- PCR_RESET, /* PCR 66 */\r
- PCR_RESET, /* PCR 67 */\r
- PCR_RESET, /* PCR 68 */\r
- PCR_RESET, /* PCR 69 */\r
- PCR_RESET, /* PCR 70 */\r
- PCR_RESET, /* PCR 71 */\r
- PCR_RESET, /* PCR 72 */\r
- PCR_RESET, /* PCR 73 */\r
- PCR_RESET, /* PCR 74 */\r
- PCR_RESET, /* PCR 75 */\r
- PCR_RESET, /* PCR 76 */\r
- PCR_RESET, /* PCR 77 */\r
- PCR_RESET, /* PCR 78 */\r
- PCR_RESET, /* PCR 79 */\r
- PCR_RESET, /* PCR 80 */\r
- PCR_RESET, /* PCR 81 */\r
- PCR_RESET, /* PCR 82 */\r
- PCR_RESET, /* PCR 83 */\r
- PCR_RESET, /* PCR 84 */\r
- PCR_RESET, /* PCR 85 */\r
- PCR_RESET, /* PCR 86 */\r
- PCR_RESET, /* PCR 87 */\r
- PCR_RESET, /* PCR 88 */\r
- PCR_RESET, /* PCR 89 */\r
- PCR_RESET, /* PCR 90 */\r
- PCR_RESET, /* PCR 91 */\r
- PCR_RESET, /* PCR 92 */\r
- PCR_RESET, /* PCR 93 */\r
- PCR_RESET, /* PCR 94 */\r
- PCR_RESET, /* PCR 95 */\r
- PCR_RESET, /* PCR 96 */\r
- PCR_RESET, /* PCR 97 */\r
- PCR_RESET, /* PCR 98 */\r
- PCR_RESET, /* PCR 99 */\r
- PCR_RESET, /* PCR 100 */\r
- PCR_RESET, /* PCR 101 */\r
- PCR_RESET, /* PCR 102 */\r
- PCR_RESET, /* PCR 103 */\r
- PCR_RESET, /* PCR 104 */\r
- PCR_RESET, /* PCR 105 */\r
- PCR_RESET, /* PCR 106 */\r
- PCR_RESET, /* PCR 107 */\r
- PCR_RESET, /* PCR 108 */\r
- PCR_RESET, /* PCR 109 */\r
- PCR_RESET, /* PCR 110 */\r
- PCR_RESET, /* PCR 111 */\r
- PCR_RESET, /* PCR 112 */\r
- PCR_RESET, /* PCR 113 */\r
- PCR_RESET, /* PCR 114 */\r
- PCR_RESET, /* PCR 115 */\r
- PCR_RESET, /* PCR 116 */\r
- PCR_RESET, /* PCR 117 */\r
- PCR_RESET, /* PCR 118 */\r
- PCR_RESET, /* PCR 119 */\r
- PCR_RESET, /* PCR 120 */\r
- PCR_RESET, /* PCR 121 */\r
- PCR_RESET, /* PCR 122 */\r
- PCR_RESET, /* PCR 123 */\r
- PCR_RESET, /* PCR 124 */\r
- PCR_RESET, /* PCR 125 */\r
- PCR_RESET, /* PCR 126 */\r
- PCR_RESET, /* PCR 127 */\r
- PCR_RESET, /* PCR 128 */\r
- PCR_RESET, /* PCR 129 */\r
- PCR_RESET, /* PCR 130 */\r
- PCR_RESET, /* PCR 131 */\r
- PCR_RESET, /* PCR 132 */\r
- PCR_RESET, /* PCR 133 */\r
- PCR_RESET, /* PCR 134 */\r
- PCR_RESET, /* PCR 135 */\r
- PCR_RESET, /* PCR 136 */\r
- PCR_RESET, /* PCR 137 */\r
- PCR_RESET, /* PCR 138 */\r
- PCR_RESET, /* PCR 139 */\r
- PCR_RESET, /* PCR 140 */\r
- PCR_RESET, /* PCR 141 */\r
- PCR_RESET, /* PCR 142 */\r
- PCR_RESET, /* PCR 143 */\r
- PCR_RESET, /* PCR 144 */\r
+ PORT_PCR_RESET, /* PCR 0 */\r
+ PORT_PCR_RESET, /* PCR 1 */\r
+ PORT_PCR_RESET, /* PCR 2 */\r
+ PORT_PCR_RESET, /* PCR 3 */\r
+ PORT_PCR_RESET, /* PCR 4 */\r
+ PORT_PCR_RESET, /* PCR 5 */\r
+ PORT_PCR_RESET, /* PCR 6 */\r
+ PORT_PCR_RESET, /* PCR 7 */\r
+ PORT_PCR_RESET, /* PCR 8 */\r
+ PORT_PCR_RESET, /* PCR 9 */\r
+ PORT_PCR_RESET, /* PCR 10 */\r
+ PORT_PCR_RESET, /* PCR 11 */\r
+ PORT_PCR_RESET, /* PCR 12 */\r
+ PORT_PCR_RESET, /* PCR 13 */\r
+ PORT_PCR_RESET, /* PCR 14 */\r
+ PORT_PCR_RESET, /* PCR 15 */\r
+ PORT_PCR_RESET, /* PCR 16 */\r
+ PORT_PCR_RESET, /* PCR 17 */\r
+ PORT_PCR_RESET, /* PCR 18 */\r
+ PORT_PCR_RESET, /* PCR 19 */\r
+ PORT_PCR_RESET, /* PCR 20 */\r
+ PORT_PCR_RESET, /* PCR 21 */\r
+ PORT_PCR_RESET, /* PCR 22 */\r
+ PORT_PCR_RESET, /* PCR 23 */\r
+ PORT_PCR_RESET, /* PCR 24 */\r
+ PORT_PCR_RESET, /* PCR 25 */\r
+ PORT_PCR_RESET, /* PCR 26 */\r
+ PORT_PCR_RESET, /* PCR 27 */\r
+ PORT_PCR_RESET, /* PCR 28 */\r
+ PORT_PCR_RESET, /* PCR 29 */\r
+ PORT_PCR_RESET, /* PCR 30 */\r
+ PORT_PCR_RESET, /* PCR 31 */\r
+ PORT_PCR_RESET, /* PCR 32 */\r
+ PORT_PCR_RESET, /* PCR 33 */\r
+ PORT_PCR_RESET, /* PCR 34 */\r
+ PORT_PCR_RESET, /* PCR 35 */\r
+ PORT_PCR_RESET, /* PCR 36 */\r
+ PORT_PCR_RESET, /* PCR 37 */\r
+ PORT_PCR_RESET, /* PCR 38 */\r
+ PORT_PCR_RESET, /* PCR 39 */\r
+ PORT_PCR_RESET, /* PCR 40 */\r
+ PORT_PCR_RESET, /* PCR 41 */\r
+ PORT_PCR_RESET, /* PCR 42 */\r
+ PORT_PCR_RESET, /* PCR 43 */\r
+ PORT_PCR_RESET, /* PCR 44 */\r
+ PORT_PCR_RESET, /* PCR 45 */\r
+ PORT_PCR_RESET, /* PCR 46 */\r
+ PORT_PCR_RESET, /* PCR 47 */\r
+ ( PORT_FUNC1 | PORT_OBE_ENABLE | PORT_SLEW_RATE_MIN | PORT_PULL_NONE ), /* PCR 48 : PORT_PIN_MODE_CAN */\r
+ ( PORT_FUNC1 | PORT_IBE_ENABLE | PORT_SLEW_RATE_MIN | PORT_PULL_NONE ), /* PCR 49 : PORT_PIN_MODE_CAN */\r
+ PORT_PCR_RESET, /* PCR 50 */\r
+ PORT_PCR_RESET, /* PCR 51 */\r
+ PORT_PCR_RESET, /* PCR 52 */\r
+ PORT_PCR_RESET, /* PCR 53 */\r
+ PORT_PCR_RESET, /* PCR 54 */\r
+ PORT_PCR_RESET, /* PCR 55 */\r
+ PORT_PCR_RESET, /* PCR 56 */\r
+ PORT_PCR_RESET, /* PCR 57 */\r
+ PORT_PCR_RESET, /* PCR 58 */\r
+ PORT_PCR_RESET, /* PCR 59 */\r
+ PORT_PCR_RESET, /* PCR 60 */\r
+ PORT_PCR_RESET, /* PCR 61 */\r
+ PORT_PCR_RESET, /* PCR 62 */\r
+ PORT_PCR_RESET, /* PCR 63 */\r
+ PORT_PCR_RESET, /* PCR 64 */\r
+ PORT_PCR_RESET, /* PCR 65 */\r
+ PORT_PCR_RESET, /* PCR 66 */\r
+ PORT_PCR_RESET, /* PCR 67 */\r
+ PORT_PCR_RESET, /* PCR 68 */\r
+ PORT_PCR_RESET, /* PCR 69 */\r
+ PORT_PCR_RESET, /* PCR 70 */\r
+ PORT_PCR_RESET, /* PCR 71 */\r
+ PORT_PCR_RESET, /* PCR 72 */\r
+ PORT_PCR_RESET, /* PCR 73 */\r
+ PORT_PCR_RESET, /* PCR 74 */\r
+ PORT_PCR_RESET, /* PCR 75 */\r
+ PORT_PCR_RESET, /* PCR 76 */\r
+ PORT_PCR_RESET, /* PCR 77 */\r
+ PORT_PCR_RESET, /* PCR 78 */\r
+ PORT_PCR_RESET, /* PCR 79 */\r
+ PORT_PCR_RESET, /* PCR 80 */\r
+ PORT_PCR_RESET, /* PCR 81 */\r
+ PORT_PCR_RESET, /* PCR 82 */\r
+ PORT_PCR_RESET, /* PCR 83 */\r
+ PORT_PCR_RESET, /* PCR 84 */\r
+ PORT_PCR_RESET, /* PCR 85 */\r
+ PORT_PCR_RESET, /* PCR 86 */\r
+ PORT_PCR_RESET, /* PCR 87 */\r
+ PORT_PCR_RESET, /* PCR 88 */\r
+ PORT_PCR_RESET, /* PCR 89 */\r
+ PORT_PCR_RESET, /* PCR 90 */\r
+ PORT_PCR_RESET, /* PCR 91 */\r
+ PORT_PCR_RESET, /* PCR 92 */\r
+ PORT_PCR_RESET, /* PCR 93 */\r
+ PORT_PCR_RESET, /* PCR 94 */\r
+ PORT_PCR_RESET, /* PCR 95 */\r
+ PORT_PCR_RESET, /* PCR 96 */\r
+ PORT_PCR_RESET, /* PCR 97 */\r
+ PORT_PCR_RESET, /* PCR 98 */\r
+ PORT_PCR_RESET, /* PCR 99 */\r
+ PORT_PCR_RESET, /* PCR 100 */\r
+ PORT_PCR_RESET, /* PCR 101 */\r
+ PORT_PCR_RESET, /* PCR 102 */\r
+ PORT_PCR_RESET, /* PCR 103 */\r
+ PORT_PCR_RESET, /* PCR 104 */\r
+ PORT_PCR_RESET, /* PCR 105 */\r
+ PORT_PCR_RESET, /* PCR 106 */\r
+ PORT_PCR_RESET, /* PCR 107 */\r
+ PORT_PCR_RESET, /* PCR 108 */\r
+ PORT_PCR_RESET, /* PCR 109 */\r
+ PORT_PCR_RESET, /* PCR 110 */\r
+ PORT_PCR_RESET, /* PCR 111 */\r
+ PORT_PCR_RESET, /* PCR 112 */\r
+ PORT_PCR_RESET, /* PCR 113 */\r
+ PORT_PCR_RESET, /* PCR 114 */\r
+ PORT_PCR_RESET, /* PCR 115 */\r
+ PORT_PCR_RESET, /* PCR 116 */\r
+ PORT_PCR_RESET, /* PCR 117 */\r
+ PORT_PCR_RESET, /* PCR 118 */\r
+ PORT_PCR_RESET, /* PCR 119 */\r
+ PORT_PCR_RESET, /* PCR 120 */\r
+ PORT_PCR_RESET, /* PCR 121 */\r
+ PORT_PCR_RESET, /* PCR 122 */\r
+ PORT_PCR_RESET, /* PCR 123 */\r
+ PORT_PCR_RESET, /* PCR 124 */\r
+ PORT_PCR_RESET, /* PCR 125 */\r
+ PORT_PCR_RESET, /* PCR 126 */\r
+ PORT_PCR_RESET, /* PCR 127 */\r
+ PORT_PCR_RESET, /* PCR 128 */\r
+ PORT_PCR_RESET, /* PCR 129 */\r
+ PORT_PCR_RESET, /* PCR 130 */\r
+ PORT_PCR_RESET, /* PCR 131 */\r
+ PORT_PCR_RESET, /* PCR 132 */\r
+ PORT_PCR_RESET, /* PCR 133 */\r
+ PORT_PCR_RESET, /* PCR 134 */\r
+ PORT_PCR_RESET, /* PCR 135 */\r
+ PORT_PCR_RESET, /* PCR 136 */\r
+ PORT_PCR_RESET, /* PCR 137 */\r
+ PORT_PCR_RESET, /* PCR 138 */\r
+ PORT_PCR_RESET, /* PCR 139 */\r
+ PORT_PCR_RESET, /* PCR 140 */\r
+ PORT_PCR_RESET, /* PCR 141 */\r
+ PORT_PCR_RESET, /* PCR 142 */\r
+ PORT_PCR_RESET, /* PCR 143 */\r
+ PORT_PCR_RESET, /* PCR 144 */\r
};\r
\r
const uint8_t PortOutConfigData[] = {\r
- GPDO_RESET, /* GPDO 0 */\r
- GPDO_RESET, /* GPDO 1 */\r
- GPDO_RESET, /* GPDO 2 */\r
- GPDO_RESET, /* GPDO 3 */\r
- GPDO_RESET, /* GPDO 4 */\r
- GPDO_RESET, /* GPDO 5 */\r
- GPDO_RESET, /* GPDO 6 */\r
- GPDO_RESET, /* GPDO 7 */\r
- GPDO_RESET, /* GPDO 8 */\r
- GPDO_RESET, /* GPDO 9 */\r
- GPDO_RESET, /* GPDO 10 */\r
- GPDO_RESET, /* GPDO 11 */\r
- GPDO_RESET, /* GPDO 12 */\r
- GPDO_RESET, /* GPDO 13 */\r
- GPDO_RESET, /* GPDO 14 */\r
- GPDO_RESET, /* GPDO 15 */\r
- GPDO_RESET, /* GPDO 16 */\r
- GPDO_RESET, /* GPDO 17 */\r
- GPDO_RESET, /* GPDO 18 */\r
- GPDO_RESET, /* GPDO 19 */\r
- GPDO_RESET, /* GPDO 20 */\r
- GPDO_RESET, /* GPDO 21 */\r
- GPDO_RESET, /* GPDO 22 */\r
- GPDO_RESET, /* GPDO 23 */\r
- GPDO_RESET, /* GPDO 24 */\r
- GPDO_RESET, /* GPDO 25 */\r
- GPDO_RESET, /* GPDO 26 */\r
- GPDO_RESET, /* GPDO 27 */\r
- GPDO_RESET, /* GPDO 28 */\r
- GPDO_RESET, /* GPDO 29 */\r
- GPDO_RESET, /* GPDO 30 */\r
- GPDO_RESET, /* GPDO 31 */\r
- GPDO_RESET, /* GPDO 32 */\r
- GPDO_RESET, /* GPDO 33 */\r
- GPDO_RESET, /* GPDO 34 */\r
- GPDO_RESET, /* GPDO 35 */\r
- GPDO_RESET, /* GPDO 36 */\r
- GPDO_RESET, /* GPDO 37 */\r
- GPDO_RESET, /* GPDO 38 */\r
- GPDO_RESET, /* GPDO 39 */\r
- GPDO_RESET, /* GPDO 40 */\r
- GPDO_RESET, /* GPDO 41 */\r
- GPDO_RESET, /* GPDO 42 */\r
- GPDO_RESET, /* GPDO 43 */\r
- GPDO_RESET, /* GPDO 44 */\r
- GPDO_RESET, /* GPDO 45 */\r
- GPDO_RESET, /* GPDO 46 */\r
- GPDO_RESET, /* GPDO 47 */\r
- GPDO_RESET, /* GPDO 48 */\r
- GPDO_RESET, /* GPDO 49 */\r
- GPDO_RESET, /* GPDO 50 */\r
- GPDO_RESET, /* GPDO 51 */\r
- GPDO_RESET, /* GPDO 52 */\r
- GPDO_RESET, /* GPDO 53 */\r
- GPDO_RESET, /* GPDO 54 */\r
- GPDO_RESET, /* GPDO 55 */\r
- GPDO_RESET, /* GPDO 56 */\r
- GPDO_RESET, /* GPDO 57 */\r
- GPDO_RESET, /* GPDO 58 */\r
- GPDO_RESET, /* GPDO 59 */\r
- GPDO_RESET, /* GPDO 60 */\r
- GPDO_RESET, /* GPDO 61 */\r
- GPDO_RESET, /* GPDO 62 */\r
- GPDO_RESET, /* GPDO 63 */\r
- GPDO_RESET, /* GPDO 64 */\r
- GPDO_RESET, /* GPDO 65 */\r
- GPDO_RESET, /* GPDO 66 */\r
- GPDO_RESET, /* GPDO 67 */\r
- GPDO_RESET, /* GPDO 68 */\r
- GPDO_RESET, /* GPDO 69 */\r
- GPDO_RESET, /* GPDO 70 */\r
- GPDO_RESET, /* GPDO 71 */\r
- GPDO_RESET, /* GPDO 72 */\r
- GPDO_RESET, /* GPDO 73 */\r
- GPDO_RESET, /* GPDO 74 */\r
- GPDO_RESET, /* GPDO 75 */\r
- GPDO_RESET, /* GPDO 76 */\r
- GPDO_RESET, /* GPDO 77 */\r
- GPDO_RESET, /* GPDO 78 */\r
- GPDO_RESET, /* GPDO 79 */\r
- GPDO_RESET, /* GPDO 80 */\r
- GPDO_RESET, /* GPDO 81 */\r
- GPDO_RESET, /* GPDO 82 */\r
- GPDO_RESET, /* GPDO 83 */\r
- GPDO_RESET, /* GPDO 84 */\r
- GPDO_RESET, /* GPDO 85 */\r
- GPDO_RESET, /* GPDO 86 */\r
- GPDO_RESET, /* GPDO 87 */\r
- GPDO_RESET, /* GPDO 88 */\r
- GPDO_RESET, /* GPDO 89 */\r
- GPDO_RESET, /* GPDO 90 */\r
- GPDO_RESET, /* GPDO 91 */\r
- GPDO_RESET, /* GPDO 92 */\r
- GPDO_RESET, /* GPDO 93 */\r
- GPDO_RESET, /* GPDO 94 */\r
- GPDO_RESET, /* GPDO 95 */\r
- GPDO_RESET, /* GPDO 96 */\r
- GPDO_RESET, /* GPDO 97 */\r
- GPDO_RESET, /* GPDO 98 */\r
- GPDO_RESET, /* GPDO 99 */\r
- GPDO_RESET, /* GPDO 100 */\r
- GPDO_RESET, /* GPDO 101 */\r
- GPDO_RESET, /* GPDO 102 */\r
- GPDO_RESET, /* GPDO 103 */\r
- GPDO_RESET, /* GPDO 104 */\r
- GPDO_RESET, /* GPDO 105 */\r
- GPDO_RESET, /* GPDO 106 */\r
- GPDO_RESET, /* GPDO 107 */\r
- GPDO_RESET, /* GPDO 108 */\r
- GPDO_RESET, /* GPDO 109 */\r
- GPDO_RESET, /* GPDO 110 */\r
- GPDO_RESET, /* GPDO 111 */\r
- GPDO_RESET, /* GPDO 112 */\r
- GPDO_RESET, /* GPDO 113 */\r
- GPDO_RESET, /* GPDO 114 */\r
- GPDO_RESET, /* GPDO 115 */\r
- GPDO_RESET, /* GPDO 116 */\r
- GPDO_RESET, /* GPDO 117 */\r
- GPDO_RESET, /* GPDO 118 */\r
- GPDO_RESET, /* GPDO 119 */\r
- GPDO_RESET, /* GPDO 120 */\r
- GPDO_RESET, /* GPDO 121 */\r
- GPDO_RESET, /* GPDO 122 */\r
- GPDO_RESET, /* GPDO 123 */\r
- GPDO_RESET, /* GPDO 124 */\r
- GPDO_RESET, /* GPDO 125 */\r
- GPDO_RESET, /* GPDO 126 */\r
- GPDO_RESET, /* GPDO 127 */\r
- GPDO_RESET, /* GPDO 128 */\r
- GPDO_RESET, /* GPDO 129 */\r
- GPDO_RESET, /* GPDO 130 */\r
- GPDO_RESET, /* GPDO 131 */\r
- GPDO_RESET, /* GPDO 132 */\r
- GPDO_RESET, /* GPDO 133 */\r
- GPDO_RESET, /* GPDO 134 */\r
- GPDO_RESET, /* GPDO 135 */\r
- GPDO_RESET, /* GPDO 136 */\r
- GPDO_RESET, /* GPDO 137 */\r
- GPDO_RESET, /* GPDO 138 */\r
- GPDO_RESET, /* GPDO 139 */\r
- GPDO_RESET, /* GPDO 140 */\r
- GPDO_RESET, /* GPDO 141 */\r
- GPDO_RESET, /* GPDO 142 */\r
+ PORT_GPDO_RESET, /* GPDO 0 */\r
+ PORT_GPDO_RESET, /* GPDO 1 */\r
+ PORT_GPDO_RESET, /* GPDO 2 */\r
+ PORT_GPDO_RESET, /* GPDO 3 */\r
+ PORT_GPDO_RESET, /* GPDO 4 */\r
+ PORT_GPDO_RESET, /* GPDO 5 */\r
+ PORT_GPDO_RESET, /* GPDO 6 */\r
+ PORT_GPDO_RESET, /* GPDO 7 */\r
+ PORT_GPDO_RESET, /* GPDO 8 */\r
+ PORT_GPDO_RESET, /* GPDO 9 */\r
+ PORT_GPDO_RESET, /* GPDO 10 */\r
+ PORT_GPDO_RESET, /* GPDO 11 */\r
+ PORT_GPDO_RESET, /* GPDO 12 */\r
+ PORT_GPDO_RESET, /* GPDO 13 */\r
+ PORT_GPDO_RESET, /* GPDO 14 */\r
+ PORT_GPDO_RESET, /* GPDO 15 */\r
+ PORT_GPDO_RESET, /* GPDO 16 */\r
+ PORT_GPDO_RESET, /* GPDO 17 */\r
+ PORT_GPDO_RESET, /* GPDO 18 */\r
+ PORT_GPDO_RESET, /* GPDO 19 */\r
+ PORT_GPDO_RESET, /* GPDO 20 */\r
+ PORT_GPDO_RESET, /* GPDO 21 */\r
+ PORT_GPDO_RESET, /* GPDO 22 */\r
+ PORT_GPDO_RESET, /* GPDO 23 */\r
+ PORT_GPDO_RESET, /* GPDO 24 */\r
+ PORT_GPDO_RESET, /* GPDO 25 */\r
+ PORT_GPDO_RESET, /* GPDO 26 */\r
+ PORT_GPDO_RESET, /* GPDO 27 */\r
+ PORT_GPDO_RESET, /* GPDO 28 */\r
+ PORT_GPDO_RESET, /* GPDO 29 */\r
+ PORT_GPDO_RESET, /* GPDO 30 */\r
+ PORT_GPDO_RESET, /* GPDO 31 */\r
+ PORT_GPDO_RESET, /* GPDO 32 */\r
+ PORT_GPDO_RESET, /* GPDO 33 */\r
+ PORT_GPDO_RESET, /* GPDO 34 */\r
+ PORT_GPDO_RESET, /* GPDO 35 */\r
+ PORT_GPDO_RESET, /* GPDO 36 */\r
+ PORT_GPDO_RESET, /* GPDO 37 */\r
+ PORT_GPDO_RESET, /* GPDO 38 */\r
+ PORT_GPDO_RESET, /* GPDO 39 */\r
+ PORT_GPDO_RESET, /* GPDO 40 */\r
+ PORT_GPDO_RESET, /* GPDO 41 */\r
+ PORT_GPDO_RESET, /* GPDO 42 */\r
+ PORT_GPDO_RESET, /* GPDO 43 */\r
+ PORT_GPDO_RESET, /* GPDO 44 */\r
+ PORT_GPDO_RESET, /* GPDO 45 */\r
+ PORT_GPDO_RESET, /* GPDO 46 */\r
+ PORT_GPDO_RESET, /* GPDO 47 */\r
+ PORT_GPDO_RESET, /* GPDO 48 */\r
+ PORT_GPDO_RESET, /* GPDO 49 */\r
+ PORT_GPDO_RESET, /* GPDO 50 */\r
+ PORT_GPDO_RESET, /* GPDO 51 */\r
+ PORT_GPDO_RESET, /* GPDO 52 */\r
+ PORT_GPDO_RESET, /* GPDO 53 */\r
+ PORT_GPDO_RESET, /* GPDO 54 */\r
+ PORT_GPDO_RESET, /* GPDO 55 */\r
+ PORT_GPDO_RESET, /* GPDO 56 */\r
+ PORT_GPDO_RESET, /* GPDO 57 */\r
+ PORT_GPDO_RESET, /* GPDO 58 */\r
+ PORT_GPDO_RESET, /* GPDO 59 */\r
+ PORT_GPDO_RESET, /* GPDO 60 */\r
+ PORT_GPDO_RESET, /* GPDO 61 */\r
+ PORT_GPDO_RESET, /* GPDO 62 */\r
+ PORT_GPDO_RESET, /* GPDO 63 */\r
+ PORT_GPDO_RESET, /* GPDO 64 */\r
+ PORT_GPDO_RESET, /* GPDO 65 */\r
+ PORT_GPDO_RESET, /* GPDO 66 */\r
+ PORT_GPDO_RESET, /* GPDO 67 */\r
+ PORT_GPDO_RESET, /* GPDO 68 */\r
+ PORT_GPDO_RESET, /* GPDO 69 */\r
+ PORT_GPDO_RESET, /* GPDO 70 */\r
+ PORT_GPDO_RESET, /* GPDO 71 */\r
+ PORT_GPDO_RESET, /* GPDO 72 */\r
+ PORT_GPDO_RESET, /* GPDO 73 */\r
+ PORT_GPDO_RESET, /* GPDO 74 */\r
+ PORT_GPDO_RESET, /* GPDO 75 */\r
+ PORT_GPDO_RESET, /* GPDO 76 */\r
+ PORT_GPDO_RESET, /* GPDO 77 */\r
+ PORT_GPDO_RESET, /* GPDO 78 */\r
+ PORT_GPDO_RESET, /* GPDO 79 */\r
+ PORT_GPDO_RESET, /* GPDO 80 */\r
+ PORT_GPDO_RESET, /* GPDO 81 */\r
+ PORT_GPDO_RESET, /* GPDO 82 */\r
+ PORT_GPDO_RESET, /* GPDO 83 */\r
+ PORT_GPDO_RESET, /* GPDO 84 */\r
+ PORT_GPDO_RESET, /* GPDO 85 */\r
+ PORT_GPDO_RESET, /* GPDO 86 */\r
+ PORT_GPDO_RESET, /* GPDO 87 */\r
+ PORT_GPDO_RESET, /* GPDO 88 */\r
+ PORT_GPDO_RESET, /* GPDO 89 */\r
+ PORT_GPDO_RESET, /* GPDO 90 */\r
+ PORT_GPDO_RESET, /* GPDO 91 */\r
+ PORT_GPDO_RESET, /* GPDO 92 */\r
+ PORT_GPDO_RESET, /* GPDO 93 */\r
+ PORT_GPDO_RESET, /* GPDO 94 */\r
+ PORT_GPDO_RESET, /* GPDO 95 */\r
+ PORT_GPDO_RESET, /* GPDO 96 */\r
+ PORT_GPDO_RESET, /* GPDO 97 */\r
+ PORT_GPDO_RESET, /* GPDO 98 */\r
+ PORT_GPDO_RESET, /* GPDO 99 */\r
+ PORT_GPDO_RESET, /* GPDO 100 */\r
+ PORT_GPDO_RESET, /* GPDO 101 */\r
+ PORT_GPDO_RESET, /* GPDO 102 */\r
+ PORT_GPDO_RESET, /* GPDO 103 */\r
+ PORT_GPDO_RESET, /* GPDO 104 */\r
+ PORT_GPDO_RESET, /* GPDO 105 */\r
+ PORT_GPDO_RESET, /* GPDO 106 */\r
+ PORT_GPDO_RESET, /* GPDO 107 */\r
+ PORT_GPDO_RESET, /* GPDO 108 */\r
+ PORT_GPDO_RESET, /* GPDO 109 */\r
+ PORT_GPDO_RESET, /* GPDO 110 */\r
+ PORT_GPDO_RESET, /* GPDO 111 */\r
+ PORT_GPDO_RESET, /* GPDO 112 */\r
+ PORT_GPDO_RESET, /* GPDO 113 */\r
+ PORT_GPDO_RESET, /* GPDO 114 */\r
+ PORT_GPDO_RESET, /* GPDO 115 */\r
+ PORT_GPDO_RESET, /* GPDO 116 */\r
+ PORT_GPDO_RESET, /* GPDO 117 */\r
+ PORT_GPDO_RESET, /* GPDO 118 */\r
+ PORT_GPDO_RESET, /* GPDO 119 */\r
+ PORT_GPDO_RESET, /* GPDO 120 */\r
+ PORT_GPDO_RESET, /* GPDO 121 */\r
+ PORT_GPDO_RESET, /* GPDO 122 */\r
+ PORT_GPDO_RESET, /* GPDO 123 */\r
+ PORT_GPDO_RESET, /* GPDO 124 */\r
+ PORT_GPDO_RESET, /* GPDO 125 */\r
+ PORT_GPDO_RESET, /* GPDO 126 */\r
+ PORT_GPDO_RESET, /* GPDO 127 */\r
+ PORT_GPDO_RESET, /* GPDO 128 */\r
+ PORT_GPDO_RESET, /* GPDO 129 */\r
+ PORT_GPDO_RESET, /* GPDO 130 */\r
+ PORT_GPDO_RESET, /* GPDO 131 */\r
+ PORT_GPDO_RESET, /* GPDO 132 */\r
+ PORT_GPDO_RESET, /* GPDO 133 */\r
+ PORT_GPDO_RESET, /* GPDO 134 */\r
+ PORT_GPDO_RESET, /* GPDO 135 */\r
+ PORT_GPDO_RESET, /* GPDO 136 */\r
+ PORT_GPDO_RESET, /* GPDO 137 */\r
+ PORT_GPDO_RESET, /* GPDO 138 */\r
+ PORT_GPDO_RESET, /* GPDO 139 */\r
+ PORT_GPDO_RESET, /* GPDO 140 */\r
+ PORT_GPDO_RESET, /* GPDO 141 */\r
+ PORT_GPDO_RESET, /* GPDO 142 */\r
};\r
\r
const Port_ConfigType PortConfigData =\r
\r
#define PORT_VERSION_INFO_API STD_OFF\r
#define PORT_DEV_ERROR_DETECT STD_OFF\r
-#define PORT_PIN_DIRECTION_CHANGES_ALLOWED STD_OFF\r
-\r
-#define BIT0 (1<<15)\r
-#define BIT1 (1<<14)\r
-#define BIT2 (1<<13)\r
-#define BIT3 (1<<12)\r
-#define BIT4 (1<<11)\r
-#define BIT5 (1<<10)\r
-#define BIT6 (1<<9)\r
-#define BIT7 (1<<8)\r
-#define BIT8 (1<<7)\r
-#define BIT9 (1<<6)\r
-#define BIT10 (1<<5)\r
-#define BIT11 (1<<4)\r
-#define BIT12 (1<<3)\r
-#define BIT13 (1<<2)\r
-#define BIT14 (1<<1)\r
-#define BIT15 (1<<0)\r
-\r
-#define WPE_BIT BIT14\r
-#define WPS_BIT BIT15\r
-#define SRC0 BIT12\r
-#define SRC1 BIT13\r
-\r
-#define PULL_UP (WPE_BIT|WPS_BIT)\r
-#define PULL_DOWN (WPE_BIT)\r
-#define PULL_NONE 0\r
-#define SLEW_RATE_MIN 0\r
-#define SLEW_RATE_MED BIT13\r
-#define SLEW_RATE_MAX (BIT12|BIT13)\r
-#define HYS_ENABLE BIT11\r
-#define ODE_ENABLE BIT10\r
-#define IBE_ENABLE BIT7\r
-#define OBE_ENABLE BIT6\r
-#define IO (0)\r
-#define FUNC0 (0)\r
-#define FUNC1 (BIT5)\r
-#define FUNC2 (BIT4)\r
-#define FUNC3 (BIT4|BIT5)\r
-#define FUNC4 (BIT3)\r
-\r
-#define PCR_RESET (0)\r
-#define GPDO_RESET (0)\r
-\r
-#define GPDO_HIGH (1)\r
+#define PORT_SET_PIN_MODE_API STD_ON\r
+#define PORT_SET_PIN_DIRECTION_API STD_OFF\r
+\r
+#define PORT_BIT0 (1<<15)\r
+#define PORT_BIT1 (1<<14)\r
+#define PORT_BIT2 (1<<13)\r
+#define PORT_BIT3 (1<<12)\r
+#define PORT_BIT4 (1<<11)\r
+#define PORT_BIT5 (1<<10)\r
+#define PORT_BIT6 (1<<9)\r
+#define PORT_BIT7 (1<<8)\r
+#define PORT_BIT8 (1<<7)\r
+#define PORT_BIT9 (1<<6)\r
+#define PORT_BIT10 (1<<5)\r
+#define PORT_BIT11 (1<<4)\r
+#define PORT_BIT12 (1<<3)\r
+#define PORT_BIT13 (1<<2)\r
+#define PORT_BIT14 (1<<1)\r
+#define PORT_BIT15 (1<<0)\r
+\r
+#define PORT_WPE_BIT PORT_BIT14\r
+#define PORT_WPS_BIT PORT_BIT15\r
+#define PORT_SRC0 PORT_BIT12\r
+#define PORT_SRC1 PORT_BIT13\r
+\r
+#define PORT_PULL_UP (PORT_WPE_BIT|PORT_WPS_BIT)\r
+#define PORT_PULL_DOWN (PORT_WPE_BIT)\r
+#define PORT_PULL_NONE 0\r
+#define PORT_SLEW_RATE_MIN 0\r
+#define PORT_SLEW_RATE_MED PORT_BIT13\r
+#define PORT_SLEW_RATE_MAX (PORT_BIT12|PORT_BIT13)\r
+#define PORT_HYS_ENABLE PORT_BIT11\r
+#define PORT_ODE_ENABLE PORT_BIT10\r
+#define PORT_IBE_ENABLE PORT_BIT7\r
+#define PORT_OBE_ENABLE PORT_BIT6\r
+#define PORT_IO (0)\r
+#define PORT_FUNC0 (0)\r
+#define PORT_FUNC1 (PORT_BIT5)\r
+#define PORT_FUNC2 (PORT_BIT4)\r
+#define PORT_FUNC3 (PORT_BIT4|PORT_BIT5)\r
+#define PORT_FUNC4 (PORT_BIT3)\r
+\r
+#define PORT_PCR_RESET (0)\r
+#define PORT_GPDO_RESET (0)\r
+\r
+#define PORT_GPDO_HIGH (1)\r
\r
\r
typedef uint16 Port_PinType;\r
#endif\r
\r
void Port_Init(const Port_ConfigType *configType);\r
-#if (PORT_PIN_DIRECTION_CHANGES_ALLOWED == STD_ON)\r
+#if (PORT_SET_PIN_DIRECTION_API == STD_ON)\r
void Port_SetPinDirection(Port_PinType pin, Port_PinDirectionType direction);\r
#endif\r
void Port_RefreshPortDirection(void);\r
projects / arc.git / commitdiff