]> rtime.felk.cvut.cz Git - fpga/virtex2/blink.git/tree
+ Top level design
-rw-r--r-- 90 .gitmodules
-rw-r--r-- 3303 Makefile
drwxr-xr-x - coregen
-rw-r--r-- 361 memory.bmm
-rw-r--r-- 11926 openMSP430_defines.v
-rw-r--r-- 827 openMSP430_fpga.prj
-rw-r--r-- 1220 openMSP430_fpga.ucf
-rw-r--r-- 9035 openMSP430_fpga.vhd
m--------- - openmsp430
drwxr-xr-x - software