]> rtime.felk.cvut.cz Git - fpga/rpi-motor-control.git/log
fpga/rpi-motor-control.git
9 years agoPredchozi reseni pouziti rychlejsich hodin pro vzorkovani pomalejsich hodin spi bylo...
Martin Prudek [Sat, 28 Mar 2015 11:32:10 +0000 (12:32 +0100)]
Predchozi reseni pouziti rychlejsich hodin pro vzorkovani pomalejsich hodin spi bylo chybne. 1) Hodiny nefungovaly 2) Tato chyba se neprojevila protoze hodiny spi (sclk) dal zustaly v sensitivite daneho procesu (i kdyz ne explicitne v zahlavi). Toto by melo byt funkcni reseni (asi ne nejjednodussi). Testovaci prenosy probehly v poradku. Zda se, ze nefunguje inicializase signalu? (signal test:std_logic_vector(4 downto 0):=01010) (SCLK 500KHz, GPCLK 2MHZ)

9 years agopridana komponenta qcounter
Martin Prudek [Fri, 27 Mar 2015 12:39:36 +0000 (13:39 +0100)]
pridana komponenta qcounter

9 years agoqcounter doplnen komentari
Martin Prudek [Fri, 27 Mar 2015 11:21:26 +0000 (12:21 +0100)]
qcounter doplnen komentari

9 years agopreformatovani
Martin Prudek [Fri, 27 Mar 2015 10:32:01 +0000 (11:32 +0100)]
preformatovani

9 years agozmena hodin pro spi z SCLK (500kHz) na GPCLK (2,4MHZ). Pomoci GPCLK je nyni 'vzorkova...
Martin Prudek [Fri, 27 Mar 2015 10:19:56 +0000 (11:19 +0100)]
zmena hodin pro spi z SCLK (500kHz) na GPCLK (2,4MHZ). Pomoci GPCLK je nyni 'vzorkovano', zda doslo ke zmene logicke hodnoty na SCLK. Takto je detekovana nabezna a sestupna hrana. Zakladni funkcnost overena na 'spi repeateru'. Pretrvavaji problemy s kodovanim (endianita & prazdny posuvny registr na zacatku prenosu..?).

9 years agoodstraneny testovaci vystupy na piny
Martin Prudek [Fri, 27 Mar 2015 09:56:11 +0000 (10:56 +0100)]
odstraneny testovaci vystupy na piny

9 years agopridan quadcount
Martin Prudek [Thu, 26 Mar 2015 16:58:17 +0000 (17:58 +0100)]
pridan quadcount

9 years agootestovan 'spi repeater' neuplny zpetny prenos (chybny prvni a posledni byte). Je...
Martin Prudek [Wed, 25 Mar 2015 19:13:55 +0000 (20:13 +0100)]
otestovan 'spi repeater' neuplny zpetny prenos (chybny prvni a posledni byte). Je treba ale pridat udalost na falling edge CS. Pouzivan CPHA=0 CPOL=0 (spi mod 0)

9 years agoHodinovy signal zesilen pomoci CLKINT. SPI otestovano smer rpi->fpga (pomoci vystupu...
Martin Prudek [Wed, 25 Mar 2015 18:51:04 +0000 (19:51 +0100)]
Hodinovy signal zesilen pomoci CLKINT. SPI otestovano smer rpi->fpga (pomoci vystupu na pinech)

9 years agoodstranen soubor STP
Martin Prudek [Sun, 22 Mar 2015 14:24:56 +0000 (15:24 +0100)]
odstranen soubor STP

9 years agotest spi - nefunkcni synteza pro sensitivity gpio11
Martin Prudek [Sun, 22 Mar 2015 14:05:37 +0000 (15:05 +0100)]
test spi - nefunkcni synteza pro sensitivity  gpio11

9 years agotestovani nahravani vhdl. Zmena logicke hodnoty na pinu 7 na HIGH
Martin Prudek [Sat, 21 Mar 2015 11:10:06 +0000 (12:10 +0100)]
testovani nahravani vhdl. Zmena logicke hodnoty na pinu 7 na HIGH

9 years agoprvni commit nove vetve - komentar miso
Martin Prudek [Fri, 20 Mar 2015 15:53:16 +0000 (16:53 +0100)]
prvni commit nove vetve - komentar miso

9 years agopridan stp soubor
Martin [Thu, 12 Mar 2015 14:22:44 +0000 (15:22 +0100)]
pridan stp soubor

9 years agoMerge remote-tracking branch 'origin/master'
prudemar [Fri, 6 Mar 2015 18:03:44 +0000 (19:03 +0100)]
Merge remote-tracking branch 'origin/master'

9 years agooprava cesty interpreteru
prudemar [Fri, 6 Mar 2015 18:00:39 +0000 (19:00 +0100)]
oprava cesty interpreteru

9 years agoMerge branch 'master' of rtime.felk.cvut.cz:/fpga/rpi-motor-control
Pavel Pisa [Tue, 3 Mar 2015 14:03:29 +0000 (15:03 +0100)]
Merge branch 'master' of rtime.felk.cvut.cz:/fpga/rpi-motor-control

9 years agoUpdate AGL program script to work with JT_USB6 in addition to JT_USB5 JTAG.
Pavel Pisa [Tue, 3 Mar 2015 14:02:16 +0000 (15:02 +0100)]
Update AGL program script to work with JT_USB6 in addition to JT_USB5 JTAG.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>
9 years agopridan podadresar pmsm-control
prudemar [Fri, 13 Feb 2015 10:43:50 +0000 (11:43 +0100)]
pridan podadresar pmsm-control

9 years agoSTP file for AGL125 ERASE.
Pavel Pisa [Tue, 7 Oct 2014 13:39:35 +0000 (15:39 +0200)]
STP file for AGL125 ERASE.

Signed-off-by: Pavel Pisa <ppisa@pikron.com>
9 years agoSimple DC motor control with IRC decode by kernel module rpi_gpio_irc_module.
Pavel Pisa [Tue, 7 Oct 2014 13:38:45 +0000 (15:38 +0200)]
Simple DC motor control with IRC decode by kernel module rpi_gpio_irc_module.

The interface to RPi is same as for wire-wrapped
version described on LinTarget page

  http://lintarget.sourceforge.net/rpi-motor-control/index.html

Signed-off-by: Pavel Pisa <ppisa@pikron.com>