pmsm-control/rpi_mc_simple_dc.vhdl

   1 --
   2 -- * LXPWR slave part *
   3 --  common sioreg & common counter for several ADC&PWM blocks
   4 --
   5 -- part of LXPWR motion control board (c) PiKRON Ltd
   6 -- idea by Pavel Pisa PiKRON Ltd <pisa@cmp.felk.cvut.cz>
   7 -- code by Marek Peca <mp@duch.cz>
   8 -- 01/2013
   9 --
  10 -- license: GNU GPLv3
  11 --
  12
  13 library ieee;
  14 use ieee.std_logic_1164.all;
  15 use ieee.numeric_std.all;
  16 use work.util.all;
  17
  18 entity rpi_mc_simple_dc is
  19 port (
  20         gpio2: in std_logic; -- SDA
  21         gpio3: in std_logic; -- SCL
  22         gpio4: in std_logic; -- CLK
  23         gpio14: in std_logic; -- Tx
  24         gpio15: in std_logic; -- Rx
  25         gpio17: out std_logic; -- RTS
  26         gpio18: out std_logic; -- PWM0/PCMCLK
  27         gpio27: out std_logic; -- SD1DAT3
  28         gpio22: out std_logic; -- SD1CLK
  29         gpio23: out std_logic; -- SD1CMD
  30         gpio24: out std_logic; -- SD1DAT0
  31         gpio10: in std_logic; -- SPI0MOSI
  32         gpio9: out std_logic; -- SPI0MISO
  33         gpio25: out std_logic; -- SD1DAT1
  34         gpio11: in std_logic; -- SPI0SCLK
  35         gpio8: in std_logic; -- SPI0CE0
  36         gpio7: in std_logic; -- SPI0CE1
  37         gpio5: in std_logic; -- GPCLK1
  38         gpio6: in std_logic; -- GPCLK2
  39         gpio12: in std_logic; -- PWM0
  40         gpio13: in std_logic; -- PWM1
  41         gpio19: in std_logic; -- PWM1/SPI1MISO/PCMFS
  42         gpio16: in std_logic; -- SPI1CE2
  43         gpio26: in std_logic; -- SD1DAT2
  44         gpio20: in std_logic; -- SPI1MOSI/PCMDIN/GPCLK0
  45         gpio21: in std_logic; -- SPI1SCLK/PCMDOUT/GPCLK1
  46         --
  47         -- PWM
  48         -- Each PWM signal has cooresponding shutdown
  49         pwm: out std_logic_vector (1 to 3);
  50         shdn: out std_logic_vector (1 to 3);
  51         -- Fault/power stage status
  52         stat: in std_logic_vector (1 to 3);
  53         -- HAL inputs
  54         hal_in: in std_logic_vector (1 to 3);
  55         -- IRC inputs
  56         irc_a: in std_logic;
  57         irc_b: in std_logic;
  58         irc_i: in std_logic;
  59         -- Power status
  60         power_stat: in std_logic;
  61         -- ADC for current
  62         adc_miso: in std_logic;
  63         adc_mosi: in std_logic;
  64         adc_sclk: in std_logic;
  65         adc_scs: in std_logic;
  66         -- Extarnal SPI
  67         ext_miso: in std_logic; --master in slave out
  68         ext_mosi: in std_logic; --master out slave in
  69         ext_sclk: in std_logic;
  70         ext_scs0: in std_logic;
  71         ext_scs1: in std_logic;
  72         ext_scs2: in std_logic;
  73         -- RS-485 Transceiver
  74         rs485_rxd: in std_logic;
  75         rs485_txd: out std_logic;
  76         rs485_dir: out std_logic;
  77         -- CAN Transceiver
  78         can_rx: in std_logic;
  79         can_tx: in std_logic;
  80         -- DIP switch
  81         dip_sw: in std_logic_vector (1 to 3); --na desce je prohozene cislovanni
  82         -- Unused terminal to keep design tools silent
  83         dummy_unused : out std_logic
  84 );
  85 end rpi_mc_simple_dc;
  86
  87
  88 architecture behavioral of rpi_mc_simple_dc is
  89         attribute syn_noprune :boolean;
  90         attribute syn_preserve :boolean;
  91         attribute syn_keep :boolean;
  92         attribute syn_hier :boolean;
  93         -- Actel lib
  94         -- component pll50to200
  95         --   port (
  96         --     powerdown, clka: in std_logic;
  97         --     lock, gla: out std_logic
  98         --   );
  99         -- end component;
 100
 101         component CLKINT
 102                 port (A: in std_logic; Y: out std_logic);
 103         end component;
 104
 105         component qcounter
 106         port (
 107                 clock: in std_logic;
 108                 reset: in std_logic;
 109                 a0, b0: in std_logic;
 110                 qcount: out std_logic_vector (31 downto 0);
 111                 a_rise, a_fall, b_rise, b_fall, ab_event: out std_logic;
 112                 ab_error: out std_logic
 113         );
 114         end component;
 115
 116         signal spiclk_old: std_logic_vector(1 downto 0); --pro detekci hrany SPI hodin
 117         signal pwm_in, pwm_dir_in: std_logic;
 118         signal spi_clk: std_logic;
 119         signal gpio_clk: std_logic;
 120         signal dat_reg : STD_LOGIC_VECTOR (95 downto 0); --shift register for spi
 121         signal spi_ctrl : std_logic_vector (96 downto 0); --ctrl reg for spi, in use when thers no falling edge of CS
 122         signal position: std_logic_vector(31 downto 0); --pozice z qcounteru
 123         --signal spi_clk_rise: std_logic; --synchronni detekce nabezne hrany spi hodin
 124         --signal spi_clk_fall: std_logic; --synchronni detekce sestupne hrany spi hodin
 125         signal ce0_old: std_logic_vector(1 downto 0);
 126
 127         --  attribute syn_noprune of gpio2 : signal is true;
 128         --  attribute syn_preserve of gpio2 : signal is true;
 129         --  attribute syn_keep of gpio2 : signal is true;
 130         --  attribute syn_hier of gpio2 : signal is true;
 131
 132 begin
 133         -- PLL as a reset generator
 134
 135         --zesileni signalu hodin SPI - bez zesileni nelze syntetizovat
 136         copyclk: CLKINT
 137         port map (
 138                 a => gpio11,
 139                 y => spi_clk
 140         );
 141
 142         --zesileni signalu GPIO CLK
 143         copyclk2: CLKINT
 144         port map (
 145                 a => gpio4,
 146                 y => gpio_clk
 147         );
 148
 149
 150         qcount: qcounter
 151         port map (
 152                 clock => gpio_clk,
 153                 reset => '0',
 154                 a0 => irc_a,
 155                 b0 => irc_b,
 156                 qcount => position,
 157                 a_rise => open,
 158                 a_fall => open,
 159                 b_rise => open,
 160                 b_fall => open,
 161                 ab_event => open,
 162                 ab_error => open
 163         );
 164
 165
 166         --   pll: pll50to200
 167         --     port map (
 168         --       powerdown => '1',
 169         --       clka => pll_clkin,
 170         --       gla => pll_clkout,
 171         --       lock => pll_lock);
 172         -- --  reset <= not pll_lock;
 173         --   reset <= '0';                         -- TODO: apply reset for good failsafe
 174                                            -- upon power-on
 175         --   clock <= clkm;
 176
 177         dummy_unused <= gpio2 and gpio3  and gpio4 and
 178                 gpio5 and gpio6 and
 179                 gpio12 and gpio13 and gpio14 and
 180                 gpio15 and gpio16 and gpio19 and
 181                 gpio20 and gpio21 and gpio26 and
 182                 stat(1) and stat(2) and stat(3) and
 183                 hal_in(1) and hal_in(2) and hal_in(3) and
 184                 irc_i and power_stat and
 185                 adc_miso and adc_mosi and adc_sclk and adc_scs and
 186                 rs485_rxd and
 187                 can_rx and can_tx and
 188                 dip_sw(1) and dip_sw(2) and dip_sw(3) and
 189                 irc_a and irc_b and
 190                 -- gpio17 and gpio18 and gpio27 and gpio22 and
 191                 gpio8  and gpio11 and gpio7 and gpio10 and
 192                 ext_scs1 and ext_scs2 and ext_miso and ext_mosi and ext_sclk and ext_scs0;
 193
 194         rs485_txd <= '1';
 195         rs485_dir <= '0';
 196
 197
 198         shdn(1) <= '0';
 199         shdn(2) <= '0';
 200         shdn(3) <= '1';
 201
 202         pwm(1) <= '0';
 203         pwm(2) <= '0';
 204         pwm(3) <= '0';
 205
 206
 207 --      process(gpio_clk)
 208 --      begin
 209 --              if gpio_clk= '1' and gpio_clk'event then
 210 --                      spiclk_old_lvl<=spi_clk;
 211 --              end if;
 212 --      end process;
 213 --      spi_clk_rise <= (not spiclk_old_lvl) and spi_clk;
 214 --      spi_clk_fall <= (not spi_clk) and spiclk_old_lvl;
 215
 216
 217 --      process(spi_clk_fall,spi_clk_rise)
 218         process
 219         begin
 220                 --position is obtained on rising edge -> we should write it on falling edge
 221                 wait until (gpio_clk'event and gpio_clk='0');
 222
 223                 spiclk_old(0)<=spi_clk;
 224                 spiclk_old(1)<=spiclk_old(0);
 225
 226                 ce0_old(0)<=gpio7;
 227                 ce0_old(1)<=ce0_old(0);
 228
 229                 if (spiclk_old="01") then --rising edge, faze cteni
 230                         if (gpio7 = '0') then             -- SPI CS must be selected
 231                                 -- shift serial data into dat_reg on each rising edge
 232                                 -- of SCK, MSB first
 233                                 dat_reg(95 downto 0) <= dat_reg(94 downto 0) & gpio10;
 234                                 --spi_ctrl(96 downto 0) <= spi_ctrl(95 downto 0) & spi_ctrl(96); --shift ctrl reg
 235                                 end if;
 236                 elsif (spiclk_old="10" ) then --falling edge, faze zapisu
 237                         if (gpio7 = '0') then
 238                                 gpio9 <= dat_reg(95); --zapisujeme nejdriv MSB
 239                         end if;
 240                 end if;
 241
 242
 243                 --sestupna hrana SS, pripravime data pro prenos-prenos zacina nebo zacatek dalsiho ramce
 244                 if ((ce0_old = "10") ) then
 245                         dat_reg(95 downto 64) <= position(31 downto 0); --pozice
 246                         dat_reg(63 downto 0) <= (others => '1'); --zbytek zatim nuly
 247                         --spiclk_old <= "00"; --bez tohoto prirazeni chodila v ~12% chybna data
 248                         --no falling edge conroll
 249                         --spi_ctrl(96 downto 1) <=(others=>'0');
 250                         --spi_ctrl(0)<='1';
 251                 end if;
 252         end process;
 253
 254
 255 end behavioral;
 256