]> rtime.felk.cvut.cz Git - fpga/pwm.git/blob - tb/Makefile
0dfbf206b56fe27c3cc4f76062b2146703d3267e
[fpga/pwm.git] / tb / Makefile
1 # Be aware of required VHDL_ENTITIES sequence! All entities must be listed in
2 # bottom to up order (e.g. the top entity is the last in this list). Otherwise
3 # it won't compile.
4
5 VHDL_MAIN     = tb_mcc
6 VHDL_ENTITIES = counter.o \
7                 pwm.o \
8                 wave_table.o \
9                 vector_gen.o \
10                 priority_encoder.o \
11                 mcc_master.o \
12                 sequencer.o \
13                 pwm_dump.o \
14                 mcc.o
15
16
17 STOP_TIME     = 50us
18
19
20 all: $(VHDL_MAIN)
21
22 run: $(VHDL_MAIN)
23         ghdl -r $< --stop-time=$(STOP_TIME) --vcd=$<.vcd
24
25 view: run
26         gtkwave $(VHDL_MAIN).vcd $(VHDL_MAIN).sav
27
28 $(VHDL_MAIN): $(VHDL_ENTITIES) $(VHDL_MAIN).o
29         ghdl -e -fexplicit --ieee=synopsys $@
30
31 %.o: %.vhd
32         ghdl -a -fexplicit --ieee=synopsys $<
33
34 %.o: ../%.vhd
35         ghdl -a -fexplicit --ieee=synopsys $<
36
37 clean:
38         rm -Rf *.o *.vcd $(VHDL_MAIN) results.txt work-obj93.cf
39