]> rtime.felk.cvut.cz Git - fpga/plasma.git/blobdiff - vhdl/mlite_pack.vhd
UART baud-rate constant moved to generics parameters.
[fpga/plasma.git] / vhdl / mlite_pack.vhd
index f6e37a60b5dc057679e63e44749a89f9a882f850..b10ede0f24067daf3789378ead3cb19b3287717d 100644 (file)
@@ -393,7 +393,8 @@ package mlite_pack is
    end component; --ram
    
    component uart
-      generic(log_file : string := "UNUSED");
+      generic(log_file  : string := "UNUSED";
+              prescaler : integer := 434);
       port(clk          : in std_logic;
            reset        : in std_logic;
            enable_read  : in std_logic;