Program

Kdy:

25.-26.10.2005 (úterý, středa)

Kde:

Fakulta elektrotechnická, ČVUT Praha, Karlovo nám. 13, Praha 2, budova G, místnost G205.

Odkud	Kdo	Téma příspěvku	Čas
VSB-I	Petr Jančar	STG (signal transition graphs) - Petriho sítě modelující asynchronní obvody	9:00
VSB-I	Zdeněk Sawa	PTIME-obtížnost behaviorálních ekvivalencí na konečně stavových systémech	9:10
VSB-I		O distribuované bisimulaci na základních paralelních procesech	9:20
VSB-I	Martin Kot	Bisimulační problémy pro třídy procesů BPA a BPP	9:30
UTIA	Petr Honzík	Analysis and Implementation of Dynamic Reconfiguration for FPGAs (Rozbor a implementace dynamické rekonfigurace pro obvody FPGA)	9:50
UTIA	Leoš Kafka	Využití dynamické rekonfigurace pro simulaci poruch	10:10
UTIA	Roman Bartošinský	PEERT blockset for Processor Expert and MATLAB/Simulink integration	10:30
ČVUT	Libor Waszniowski	Timed Automata Approach to Distributed and Fault Tolerant System Verification	10:50
ČVUT	Přemysl Šůcha	Scheduling of Iterative Algorithms with Matrix Operations for Efficient FPGA Design	11:10
ČVUT	Petr Jurčík	Construction of the bounded application-layer multicast tree by the integer linear programming	11:30
ČVUT	Michal Kutil	Řízení provozu na světelné křižovatce	11:50
Oběd (12:00 - 12:30)
ČVUT	Pavel Píša	Komunikační komponenty CAN/CANopen a RT Ethernet	12:30
VUTBr	Pavel Kučera	Stanovení spolehlivosti řídicího systému turbíny	12:50
VUTBr	Ondřej Hynčica	Simulátor turbíny	13:00
VUTBr		Bezdrátové technologie	13:10
ČVUT	Jiří Novák	Automatické testování elektronických řídících jednotek	13:20
VSB	Ondřej Krejcar	Využití lokalizace uživatele pro prediktivní nahrávaní dat v řídicích systémech	13:40
VSB	Zdeněk Slanina	Měření teploty v hlubinných vrtech pro teplotní výměníky	14:00
VSB	Jan Pokorný	Experimentální RT databáze v prostředí VX Works	14:20
VSB	Jindřich Černohorský (přednese: O. Krejcar)	Configurable migrating architecture (konfigurovatelná migrující architektura)	14:40
Unicontrols	Aleš Hajný	Modbus TCP/IP pro systém UniCon/UniCAP	15:00
UNIS	Petr Struzka	Vyvoj USB HID Class zarizeni v nastroji Processor Expert	15:20