rtems-patches/current/rtems-update-ss555-to-ec555-cpld-remove.patch

   1 Index: rtems/c/src/lib/libbsp/powerpc/ec555/include/bsp.h
   2 ===================================================================
   3 --- rtems/c/src/lib/libbsp/powerpc/ec555/include/bsp.h
   4 +++ rtems/c/src/lib/libbsp/powerpc/ec555/include/bsp.h
   5 @@ -44,37 +44,6 @@ extern "C" {
   6  #define BSP_CRYSTAL_HZ          4000000        /* crystal frequency, Hz */
   7  #define BSP_CLOCK_HZ   40000000        /* CPU clock frequency, Hz
   8
   9 -/*
  10 - * I/O definitions
  11 - *
  12 - * The SS555 board includes a CPLD to control on-board features and
  13 - * off-board devices.
  14 - */
  15 -typedef struct cpld_ {
  16 -  uint8_t      cs3a[32];               /* Chip select 3A */
  17 -  uint8_t      pad0[0x200000 - 0x000020];
  18 -
  19 -  uint8_t      cs3b[32];               /* Chip select 3B */
  20 -  uint8_t      pad2[0x400000 - 0x200020];
  21 -
  22 -  uint8_t      cs3c[32];               /* Chip select 3C */
  23 -  uint8_t      pad4[0x600000 - 0x400020];
  24 -
  25 -  uint8_t      cs3d[32];               /* Chip select 3D */
  26 -  uint8_t      pad6[0x800000 - 0x600020];
  27 -
  28 -  uint8_t      serial_ints;    /* Enable/disable serial interrupts */
  29 -  uint8_t      serial_resets;  /* Enable/disable serial resets */
  30 -  uint8_t      serial_ack;     /* Acknowledge serial transfers */
  31 -  uint8_t      pad8[0xA00000 - 0x800003];
  32 -
  33 -  uint8_t      iflash_writess; /* Enable/disable internal-flash writes */
  34 -  uint8_t      nflash_writess; /* Enable/disable NAND-flash writes */
  35 -  uint8_t      padA[0xC00000 - 0xA00002];
  36 -} cpld_t;
  37 -
  38 -extern volatile cpld_t cpld;              /* defined in linkcmds */
  39 -
  40  /* miscellaneous stuff assumed to exist */
  41
  42  extern rtems_configuration_table BSP_Configuration;
  43 Index: rtems/c/src/lib/libbsp/powerpc/ec555/startup/iss555.c
  44 ===================================================================
  45 --- rtems/c/src/lib/libbsp/powerpc/ec555/startup/iss555.c
  46 +++ rtems/c/src/lib/libbsp/powerpc/ec555/startup/iss555.c
  47 @@ -96,6 +96,8 @@ void _InitSS555 (void)
  48     */
  49    extern char int_ram_top[];           /* top of internal ram */
  50
  51 +#if 0
  52 +
  53    usiu.memc[0]._or =
  54        USIU_MEMC_OR_512K                        /* bank size */
  55      | USIU_MEMC_OR_SCY(0)              /* wait states in first beat of burst */
  56 @@ -127,6 +129,9 @@ void _InitSS555 (void)
  57      | USIU_MEMC_BR_BI                  /* inhibit bursting */
  58      | USIU_MEMC_BR_V;                  /* base register valid */
  59
  60 +
  61 +#endif
  62 +
  63    /*
  64     * Disable show cycles and serialization so that burst accesses will work
  65     * properly.  A different value, such as 0x0, may be more appropriate for
  66 Index: rtems/c/src/lib/libbsp/powerpc/ec555/startup/linkcmds
  67 ===================================================================
  68 --- rtems/c/src/lib/libbsp/powerpc/ec555/startup/linkcmds
  69 +++ rtems/c/src/lib/libbsp/powerpc/ec555/startup/linkcmds
  70 @@ -268,14 +268,6 @@ SECTIONS
  71      sram = .;
  72    }
  73
  74 -  /*
  75 -   * SS555 external devices managed by on-board CPLD
  76 -   */
  77 -  .cpld 0xFF000000:            /* SS555 external CPLD devices */
  78 -  {
  79 -    cpld = .;
  80 -  }
  81 -
  82
  83    /* Stabs debugging sections.  */
  84    .stab 0 : { *(.stab) }