jailhouse: inmates: bench: Add -R option -- repeats count.

Enhance the benchmark code a little. Add image_end symbol.

jailhouse: inmates: add Membench inmate and tune inmates' linker sript according to it.

jailhouse: configs: Add bench cell configuration and tune novabox configuration according to it

Add membench inmate. It has not worked properly yet.

inmates: hpet-demo: avoid warning on the unused func

configs: update configs to achieve the compatibility with the new JH version

Merge remote-tracking branch 'kiszka/master'

# Conflicts:
# hypervisor/arch/x86/dbg-write.c -- solved, remote version was choosen.

tools: config-create: Do not enter infinite over disabled PCI devices

If a PCI device is disabled, e.g. a secondary GPU, we may not see its
config space anymore while it is still listed. With config all 0xff, we
will then enter an infinite loop while trying to make sense of the
capability list. Prevent this, issuing a warning that we will skip this
device.

Reported-by: Thomas Pettinger <thomas.pettinger@tum.de>
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Rework interrupt affinity management on cell creation

So far, we only ensured that the affinities of interrupts given to new
cells match with the corresponding CPU set. However, we also need to
check that Linux properly adjusted the affinity of all its remaining
interrupts properly.

This introduces a new irqchip callback adjust_irq_target which performs
the check and the potential adjustment to the first CPU of a cell on a
per-interrupt basis. A single loop in irqchip_cell_init triggers them.
gic_target_spis and gic_route_spis become obsolete.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Validate ARE-NS being enabled with GICv3

Linux does enable Affinity Routing, but better check because the code
depends on this.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Factor out gic_targets_in_cell

We will reuse it for affinity adjustments on cell creation.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Fold irqchip_root_cell_shrink into irqchip_cell_init

Simplifies the code.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Remove SPI target reset on cell destruction

There is no point in updating the SPI routing on cell destruction: all
CPUs the cell owned will be given back to the root cell. So any
previously written valid target configuration remain valid.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

core: Introduce first_cpu

Extracted from patch of Antonios Motakis: Avoid the barely readable
"for_each_cpu(...) break;" pattern.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Rework spi_in_cell to irqchip_irq_in_cell

Make use of the the fully populated irq_bitmap and enhance spi_in_cell
to consider SGIs and PPIs as well. This allows to simplify
restrict_bitmask_access.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Print IRQ number rather than SPI on handle_irq_target errors

Configuration and other reportings are based on absolute IDs as well.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Rename reg parameter of handle_irq_target to irq

Reflects better what this is about.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

config: Correct / comment GIC irqchip addresses

We will soon evaluate them, so their correct value starts to matter.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Use full bitmap to manage per-cell interrupt access

config, core: Improve irqchip configuration

This aims at supporting irqchips with more than 64 pins. The idea is to
use multiple entries in this case, each describing a distinct set of the
pins. Therefore, a pin_base field is introduced to jailhouse_irqchip.
Moreover, we expand the number of pins for each entry to 128.

We do not exploit the extended pin number on ARM yet, but stick with
64 pins for now. Succeeding change sets will tackle it.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Remove unused struct pending_irq

Leftover of 8b121b498b.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: hide TLB flush behind a macro

Hide TLB flushes issues by the MMU code behind a macro, so we can
increase our chances of reusing some of this code.

Signed-off-by: Antonios Motakis <antonios.motakis@huawei.com>
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: put the value of VTCR for cells in a define

We can reuse the code under hypervisor/arch/arm/mmu_cell.c for the
AArch64 port, save for the value we use for the VTCRL. AArch64 will
need in addition to the flags set by the AArch32 port, to set the
size of the address space.

We put this behind a define in asm/paging.h to allow this reuse.

Signed-off-by: Antonios Motakis <antonios.motakis@huawei.com>
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: prepare port for 48 bit PARange support

We currently support 3 levels of page tables for a 39 bits PA range
on ARM. This patch implements support for 4 level page tables,
and 3 level page tables with a concatenated level 1 root page
table.

On AArch32 we stick with the current restriction of building for
a 39 bit physical address space; however this change will allow
us to support a 40 to 48 bit PARange on AArch64.

Signed-off-by: Antonios Motakis <antonios.motakis@huawei.com>
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: move the handle_irq_route function to the GICv3 module

The handle_irq_route function is not needed with the GICv2.

On the ARMv8 port we will not assign a virt_id to each CPU,
opting to use the MPIDR as much as we can from the start.
GICv3 will need heavier refactoring for this purpose; by moving
this function we can reuse the GICv2 code on ARMv8.

Signed-off-by: Antonios Motakis <antonios.motakis@huawei.com>
[Jan: implement stub in v2 to reduce #ifdefs]
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: replace IS_PSCI_FN macro with more explicit versions

The previous version of the macro allows for more false positives
than necessary.

Replace the macro with IS_PSCI_32 and IS_PSCI_UBOOT macros, that
explicitly check for the 32 bit PSCI IDs, and the PSCI 0.1 IDs
used by uboot. ARMv8 will need an additinal check for the IDs
of 64 bit PSCI functions.

Signed-off-by: Antonios Motakis <antonios.motakis@huawei.com>
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: psci: support multiple affinity levels in MPIDR

PSCI actually takes CPU parameters by the MPIDR id, which may
differ from the logical id of the CPU. This patch is the first step
into properly handling the CPU affinity levels in the MPIDR.

Signed-off-by: Antonios Motakis <antonios.motakis@huawei.com>
[Jan: add missing processor.h include to setup.c]
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

core: lib: replace ARM memcpy implementation with generic version

Remove the memcpy implementation from the ARM port, and add a
generic version to the core library for all architectures.

Signed-off-by: Claudio Fontana <claudio.fontana@huawei.com>
Signed-off-by: Antonios Motakis <antonios.motakis@huawei.com>
[antonios.motakis@huawei.com: removed all signs of weakness!]

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

core: Add support for aligned page allocation

Refactor page_alloc to page_alloc_internal which accepts an additional
constraint for its allocation: align_mask. The allocated region will now
have its start page chosen so that page_number & align_mask is zero. If
no alignment is required, align_mask just needs to be set to 0. This is
what page_alloc exploits.

However, the new function page_alloc_aligned is introduces to return
page regions aligned according to their size (num pages will be aligned
by num * PAGE_SIZE). This implied that num needs to be a power of two.

This will be used on the AArch64 port of Jailhouse to support physical
address ranges from 40 to 44 bits: in these configurations, the initial
page table level may take up multiple consecutive pages.

Based on patch by Antonios Motakis.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

core: panic_stop: print current cell only if it has been set

Currently during a panic, panic_stop will print the current cell
on the CPU where the panic occurred. However, if the hypervisor
panics sufficiently early during initialization, we may end up in
a situation where the root cell has not been initialized. This can
easily cause a trap loop, making the panic output less useful.

Signed-off-by: Antonios Motakis <antonios.motakis@huawei.com>
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

core: make phys_processor_id() return unsigned long

32 bits ought not be enough for anybody.

Signed-off-by: Antonios Motakis <antonios.motakis@huawei.com>
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

driver: sync I-cache, D-cache and memory

Syncronize I-cache with D-cache after loading the hypervisor
image or a cell image. This must be done in arm64 according to
ARMv8 ARM spec. See page 1712, D3.4.6 "Non-cacheable accesses
and instruction caches".

This patch fixes coherency problems observed on real HW targets.
On x86 this operation is a NOP.

Signed-off-by: Dmitry Voytik <dmitry.voytik@huawei.com>
Signed-off-by: Antonios Motakis <antonios.motakis@huawei.com>
[antonios.motakis@huawei.com: edited comments]

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

driver: ioremap the hypervisor firmware to any kernel address

At the moment the Linux driver maps the Jailhouse binary to
JAILHOUSE_BASE. The underlying assumption is that Linux may map the
firmware (in the Linux kernel space), to the same virtual address it
has been built to run from.

This assumption is unworkable on ARMv8 processors running in AArch64
mode. Kernel memory is allocated in a high address region, that is
not addressable from EL2, where the hypervisor will run from.

This patch removes the assumption, by introducing the
JAILHOUSE_BORROW_ROOT_PT define, which signals the behavior of the
current architectures.

We also turn the entry point in the header, into an offset from the
Jailhouse load address, so we can enter the image regardless of
where it  will be mapped.

Signed-off-by: Antonios Motakis <antonios.motakis@huawei.com>
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

ci: Update CA certificates to unbreak Coverity build

See https://github.com/travis-ci/docs-travis-ci-com/pull/617

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Fix byte-wise write access to GICD_ITARGETSRn

While expanding byte accesses to full words, we forgot to adjust the
address as well. This led to unaligned word accesses on writes, followed
by hypervisor aborts.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

gitignore: Remove user-specific rules

A project's .gitignore should be about project-specific rules, shared by
everyone compiling it. So, instead of adding more and more rules for
user-specific editors or tools, remove them completely and no longer
accept new ones. Users can easily define local rules, see gitignore man
page.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

Enforce zero warnings

Break the build in case of warnings. Can still be temporarily
overwritten by appending EXTRA_CFLAGS=-Wno-error to a build.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

tools: Include EXTRA_CFLAGS into build

This allows to pass in additional flags or override existing ones, just
like it is already possible for the parts under Kbuild control.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Consolidate gic_irqchip to irqchip

Likely, we will never support alternative irqchips to the GIC (only
cascaded ones). So this copying-over is not required.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Reject unknown GIC versions

We would likely crash anyway due to irqchip containing only NULL
pointers.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Make cpu_init and cpu_reset callbacks mandatory

No need for checking them to be NULL, we need them in both
implementations.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Protect hypervisor used SGIs and PPIs from cell changes

We must not allow the cells to manipulate distributor registers or
register bits related to the hypervisor SGIs or the maintenance
interrupt.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Enable / disable maintenance interrupt in distributor

We did not get any maintenance interrupts so far because we didn't
enable the source in the distributor so far. Fix this, but also disable
it again when shutting down.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Enable maintenance interrupt also from irqchip_set_pending

In case we set an interrupt pending for the local CPU and cannot queue
it with the hardware, make sure the maintenance interrupt is on.
Otherwise, we risk to delay guest interrupts or cause the guest to get
stuck.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Remove try_inject parameter from irqchip_set_pending

We can only perform injection (and we also always want to) if target
CPU equals caller CPU, and this is better checked inside the function.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Convert software queue of pending interrupts into a ring

This massively simplifies the code and reduces the memory usage in
struct per_cpu. However, adding interrupt priorities later on may
require another rework.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Make sure to not queue interrupt that were rejected as duplicates

If the inject_irq callback detect that an interrupt is already queued
in some list register, do not insert it into the software queue, thus
coalesce the event like real hardware does.

The change in the return code of inject_irq is more cosmetic, to reflect
the meaning better.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Disable maintenance interrupt on successful injection

We enable the maintenance interrupt when all list registers are in use.
However, there was no disabling of it again. Apparently, it rarely
triggered in the field, otherwise we would have seen a lot of
maintenance interrupt storms, thus locked-up systems.

This introduces another callback to enable or disable the maintenance
interrupt. It is now controlled by irqchip_inject_pending, the function
that is also called when handling a maintenance interrupt.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Remove unused return code of irqchip_set_pending

No caller evaluated it so far, and none of them has a use case for it.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Remove return code from irqchip_inject_pending

It's always 0.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Remove irq field from pending_irq

Always identical to virt_id.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Remove cpuid from pending_irq

Was always set to 0.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Remove hw flag from pending_irq

Can be derived from virt_id.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Remove maintenance flag from pending_irq.type.sgi

It was always cleared.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Remove write-only priority field from pending_irq

We do not support interrupt priorities so far, and we may have to model
them differently into queues once we do. Remove the de facto unused
field.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Un-inline spi_in_cell

To big to be inlined, and we also want to avoid dereferencing struct
cell in the header due to upcoming include reordering.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Remove unneeded include from irqchip.h

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Fix build warning in gic-v3

Leftover from the mmio_perform_access refactoring.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Add missing printk.h include

Some implicit inclusion disappeared.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

arm: Use asm-defines.h for struct per_cpu members

Port the logic over from x86 and also drop CHECK_ASSUMPTION here.

The only slightly ugly detail: the PERCPU_SIZE_SHIFT define is now
duplicated in both asm/percpu.h instances because there is no good
generic header yet to hold it. Can be cleaned up later on.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

Documentation: Rewrap Banana Pi README to 80 chars

For better readability in the absence of a markdown viewer.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

Documentation: More BananaPi documentation

This patch include more details about how to setup Jailhouse on a BananaPi-M1 board.

Basically this documentation covered:
1. Installation of Bananian(BananaPi offical OS) on BananaPi
2. Modifying U-boot configuration on BananaPi to run Jailhouse.
3. Update Bananian to newer kernel so Jailhouse could works.
    - Compiling Kernel.
    - Installing Kernel.
4. Installing Jailhouse on BananaPi.
5. Simple demo/test: Running Jailhouse with Freertos-cell on BananaPi.

Signed-off-by: CHING-YI NG <cyng93@gmail.com>
[Jan: removed external media link showing FUSE selection - not needed]
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

Documentation: Move BananaPi-related docs out

This patch move BananaPi-related documentation out from `README.md` to
`Documentation/setup-on-banana-pi-arm-board.md`

Signed-off-by: CHING-YI NG <cyng93@gmail.com>
[Jan: removed some blank lines from README.md]
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

x86: Add missing include to amd_iommu.h

Reported by header-check script: We need this in the header due to the
use of struct jailhouse_memory. Consequently, we can remove the include
from the corresponding amd_iommu.c.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

tools: simplify python statement

Signed-off-by: Ralf Ramsauer <ralf@ramses-pyramidenbau.de>
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

inmates/lib: cmdline.c

There is no point in checking for *p == 0 in the while loop,
after over the blanks, then checking for the parameters, if
find, return true, otherwise continue check the parameters,
if to the end of the cmdline, return false.

Signed-off-by: Xuguo Wang <huddy1985@gmail.com>
[Jan: also removed curly braces]
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

configs: fiasco: novabox: Some little changes in configs.

tools: fix missing hardware-check after make install

Add the new hardware-check script to the HELPERS, such that
"make install" will install it properly, just like the other
scripts, into: $DESTDIR/usr/local/libexec/jailhouse/

Signed-off-by: Georg Schiesser <georg.schiesser@opentech.at>
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

TODO: Add item for config generator refactoring

Based on http://thread.gmane.org/gmane.linux.jailhouse/4893.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

x86: Make SMI filter feature test of AMD IOMMU stricter

The only valid value of SmiFSup we are aware of is 01b.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

tools: Add hardware feature check

The hypervisor itself is not very helpful when it comes to analyzing
feature deficits of the target platform. This adds another extension
script to the jailhouse command which checks the hardware using the
same key criteria that also the hypervisor applied.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

README: Update and improve the configuration section

We actually neglected to mention the config generator - fix this.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

README: Update Banana Pi documentation

Add a note about the simple framebuffer pitfall that more recent U-Boot
versions create via CONFIG_VIDEO. Drop references to snapshot versions.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

README: Remove superfluous CPU features from QEMU command line

On Intel, x2apic is set via the CPU type. On AMD, "host" pulls in svm,
and x2apic only generates warnings with latest QEMU.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

README: Add drive format property to QEMU command line

Newer QEMU versions complain about missing format property, possibly
reject such configurations eventually.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

configs: hpet config improved.

fix of a bad merge.

configs: fiasco: Remove unused code. We don't use local apic on fee00000-fee000ff anymore, fiasco remaps it. Initialization problem was solved by modifying fiasco code.

configs, core, tools: Remove device_limit field from system configuration

Once introduced for AMD IOMMUs, we actually do not need it as device
table segmentation saves us in practice from allocating large tables.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

Merge branch 'master' of rtime.felk.cvut.cz:jailhouse

Conflicts:
configs/novabox.c

tools: fix gcc sign-compare warnings

Cosmetic change to avoid multiple gcc sign-compare warnings between
signed int argc and unsigned int arg_num, both being small and
non-negative. Alternatively, we could use unsigned int argc or
disable the warning with gcc -Wno-sign-compare.

Signed-off-by: Georg Schiesser <georg.schiesser@opentech.at>
[Jan: reordered lines for visual pleasure]
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

tools: enable additional compiler warnings

Signed-off-by: Georg Schiesser <georg.schiesser@opentech.at>
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

configs: fixed typo in e1000-demo pio_bitmap

The pio_bitmap initialization incorrectly assigns overlapping ranges to
different values, similar to commit 886ca63f.  As Jan pointed out:
"Fortunately, it was harmless because succeeding initializations
overwrote this exceeding one."

see also: https://gcc.gnu.org/onlinedocs/gcc/Designated-Inits.html

Signed-off-by: Georg Schiesser <georg.schiesser@opentech.at>
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

configs: enable additional compiler warnings

Make it easier to spot configuration problems like commit 886ca63f.
gcc -Wextra includes -Woverride-init, which will print warnings like:

qemu-vm.c:190:3: warning: initialized field overwritten [-Woverride-init]
   [  0x78/8 ...   0x7f/7] = -1,
   [  0x80/8 ...   0x87/8] = 0xfe, /* Linux: native_io_delay() */
   ^
qemu-vm.c:190:3: warning: (near initialization for 'config.pio_bitmap[16]')

see also: https://gcc.gnu.org/onlinedocs/gcc/Warning-Options.html

Signed-off-by: Georg Schiesser <georg.schiesser@opentech.at>
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

gitignore: VIM backup and undo files

Signed-off-by: Georg Schiesser <georg.schiesser@opentech.at>
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

configs: Update QEMU IOAPIC ID to upcoming VT-d IR patches

Peter Xu's VT-d interrupt remapping patches use a different IOAPIC ID
than older patches of me. Adjust the QEMU config to be ready for them.

Tested successfully with v6 of Peter's patches and
-machine q35,kernel_irqchip=split,iommu=on,intremap=on.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

tools: fixed typo in rootcell config template pio_bitmap

This typo was introduced with commit 598c04f6

Signed-off-by: Georg Schiesser <georg.schiesser@opentech.at>
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

x86: Block DMA from unlisted devices in AMD IOMMU

Invalid device table entries in the AMD IOMMU mean that those devices
are actually allowed to perform DMA requests and issue interrupts. We
have to avoid this case because only devices listed in a config are
permitted to do so. We already achieve this effect when removing an
existing device from the table, but we have to ensure it also for any
unlisted device.

Devices with IDs not covered by any table are blocked by the IOMMU, see
AMD I/O Virtualization Technology spec, 2.2.2.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

x86: Use safer pattern with AMD IOMMU to block DMA requests

The AMD IOMMU spec is not 100% clear if a device table entry with V=1
but TV=0 implies that DMA requests from that device are blocked. Play
safe and use the pattern that Linux uses as well: TV=1, Mode=0 and IW as
well as IR cleared.

Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

jailhouse: configs: Change reserved memory layout for jailhouse, so configs have to be changed.

jailhouse: configs: Change fiasco, novaboot and hpet config. Reserved memory layout for hypervisor was changed, so some correction were done in confs.

Conflicts:
configs/novabox.c

jailhouse: config: Generate new novabox config because of HW changed.

jailhouse: hypervisor: Debug output redirected to serial 0 back.

jailhouse: ci: Update linux kernel config. Add kvm to kernel.

jailhouse: configs: Add the novaboot root cell config. It was generated using jailhouse tools and manually adjusted.

configs: qemu: Allow linux to write into seral0.

driver: fix unsigned long overflow in leave_hypervisor

When shutting down the hypervisor, in the leave_hypervisor
function, the Linux driver touches every hypervisor page, to
ensure all pages are mapped. However, the current implementation
assumes hv_core_and_percpu_size is aligned to PAGE_SIZE. This may
not be the case, if PAGE_SIZE is different on the hypervisor side.

This can cause an unsigned long overflow, leading to an infinite
loop of touching successive pages starting from hypervisor_mem.
The loop will be broken as soon as Linux tries to touch an invalid
page, leading to a kernel crash.

Signed-off-by: Antonios Motakis <antonios.motakis@huawei.com>
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

core: map the zero page to the full hypervisor memory region

During initialization, in init_early, the hypervisor maps the
memory used by the hypervisor with empty pages for the root cell.
However, if the root cell tries to access the region used by the
hypervisor, this is only safe if both sides agree on PAGE_SIZE.
It is a long shot to try to guess the granularity used by the
root cell; the safest bet is to map the full range that has been
allocated for the hypervisor to use.

Signed-off-by: Antonios Motakis <antonios.motakis@huawei.com>
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>

Documentation: articles: LJ-article-04-2015.txt

Fix indentation of the commands

Signed-off-by: Jim Huang <jserv.tw@gmail.com>
Signed-off-by: Jan Kiszka <jan.kiszka@siemens.com>