]> rtime.felk.cvut.cz Git - fpga/zynq/canbench-hw.git/blob - lib/gates.lib
821e6c8b73aad87b8c83ad3f192d2bb3429ffc2b
[fpga/zynq/canbench-hw.git] / lib / gates.lib
1 EESchema-LIBRARY Version 2.3
2 #encoding utf-8
3 #
4 # 74HCT86D
5 #
6 DEF 74HCT86D U 0 40 Y Y 1 F N
7 F0 "U" -250 -550 60 H V C CNN
8 F1 "74HCT86D" 250 -550 60 H V C CNN
9 F2 "" 0 0 60 H V C CNN
10 F3 "" 0 0 60 H V C CNN
11 $FPLIST
12  DIP*
13  SO*
14  SSOP*
15  TSSOP*
16 $ENDFPLIST
17 DRAW
18 S -300 300 300 -500 0 1 0 f
19 X 1A 1 -400 250 100 R 50 50 1 1 I
20 X 1B 2 -400 150 100 R 50 50 1 1 I
21 X 1Y 3 400 250 100 L 50 50 1 1 O
22 X 2A 4 -400 50 100 R 50 50 1 1 I
23 X 2B 5 -400 -50 100 R 50 50 1 1 I
24 X 2Y 6 400 50 100 L 50 50 1 1 O
25 X GND 7 0 -600 100 U 50 50 1 1 W
26 X 3Y 8 400 -150 100 L 50 50 1 1 I
27 X 3A 9 -400 -150 100 R 50 50 1 1 I
28 X 3B 10 -400 -250 100 R 50 50 1 1 I
29 X 4Y 11 400 -350 100 L 50 50 1 1 O
30 X 4A 12 -400 -350 100 R 50 50 1 1 I
31 X 4B 13 -400 -450 100 R 50 50 1 1 I
32 X VCC 14 0 400 100 D 50 50 1 1 W
33 ENDDRAW
34 ENDDEF
35 #
36 #End Library